基于FPGA的片上网络验证测试平台设计与实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-19页 |
| 1.1 片上网络的产生 | 第7-8页 |
| 1.2 片上网络的发展 | 第8-13页 |
| 1.2.1 NoC概述 | 第8-9页 |
| 1.2.2 NoC的商用产品 | 第9-11页 |
| 1.2.3 NoC的发展趋势 | 第11-13页 |
| 1.3 NoC测试平台研究现状 | 第13-17页 |
| 1.3.1 软件仿真测试平台 | 第13页 |
| 1.3.2 基于FPGA的仿真测试平台 | 第13-17页 |
| 1.4 论文研究意义 | 第17页 |
| 1.5 论文结构安排 | 第17-19页 |
| 第二章 验证测试平台实现 | 第19-37页 |
| 2.1 验证测试平台设计 | 第19-23页 |
| 2.1.1 验证的层次 | 第19-21页 |
| 2.1.2 验证计划 | 第21页 |
| 2.1.3 验证方法 | 第21-22页 |
| 2.1.4 验证工具 | 第22-23页 |
| 2.2 设计的测试 | 第23页 |
| 2.3 验证测试平台结构 | 第23-25页 |
| 2.4 分组格式及流量模型 | 第25-26页 |
| 2.4.1 分组格式设置 | 第25-26页 |
| 2.4.2 流量模型设置 | 第26页 |
| 2.5 子模块设计 | 第26-35页 |
| 2.5.1 经典虚信道路由器 | 第26-27页 |
| 2.5.2 多播路由器设计 | 第27-30页 |
| 2.5.3 控制模块设计 | 第30-31页 |
| 2.5.4 流量生成器模块设计 | 第31-32页 |
| 2.5.5 流量接收器模块设计 | 第32-33页 |
| 2.5.6 顶层模块设计 | 第33-34页 |
| 2.5.7 流量分析器模块设计 | 第34-35页 |
| 2.6 测试流程 | 第35-37页 |
| 第三章 测试结果分析 | 第37-55页 |
| 3.1 测试平台的验证 | 第37-40页 |
| 3.1.1 TG模块测试 | 第37-38页 |
| 3.1.2 TR模块测试 | 第38页 |
| 3.1.3 顶层模块测试 | 第38-39页 |
| 3.1.4 流量分析器模块测试 | 第39-40页 |
| 3.2 经典虚信道路由器测试 | 第40-44页 |
| 3.2.1 路由器端口到端口测试 | 第42-43页 |
| 3.2.2 路由器竞争测试 | 第43页 |
| 3.2.3 路由器整体测试 | 第43-44页 |
| 3.3 多播路由器测试 | 第44-45页 |
| 3.4 Mesh网络测试 | 第45-50页 |
| 3.4.1 点到点测试 | 第46-47页 |
| 3.4.2 Mesh网络整体测试 | 第47-50页 |
| 3.5 EMesh网络测试 | 第50-55页 |
| 3.5.1 EMesh网络验证 | 第50-52页 |
| 3.5.2 Mesh网络性能分析 | 第52-55页 |
| 第四章 FPGA板级测试 | 第55-61页 |
| 4.1 板级测试平台结构设计 | 第55-56页 |
| 4.2 子模块设计 | 第56-58页 |
| 4.2.1 流量生成器模块设计 | 第56-57页 |
| 4.2.2 网络控制与性能分析模块设计 | 第57页 |
| 4.2.3 UART接口模块设计 | 第57-58页 |
| 4.3 模块间接口设计 | 第58-60页 |
| 4.3.1 UART发送的数据格式 | 第59页 |
| 4.3.2 PC机发送到FPGA的数据格式 | 第59页 |
| 4.3.3 FPGA发送到PC机的数据格式 | 第59-60页 |
| 4.4 板级测试结果分析 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 硕士在读期间研究成果 | 第69页 |
