集成电路老化在线预测与检测技术的研究
致谢 | 第7-8页 |
摘要 | 第8-9页 |
ABSTRACT | 第9-10页 |
第一章 绪论 | 第16-23页 |
1.1 课题研究背景及意义 | 第16-20页 |
1.1.1 集成电路的发展 | 第16-18页 |
1.1.2 集成电路老化延时问题 | 第18-20页 |
1.2 研究现状与本文研究内容 | 第20-21页 |
1.2.1 研究现状 | 第20-21页 |
1.2.2 本文研究内容 | 第21页 |
1.3 论文组织结构 | 第21-23页 |
第二章 集成电路老化在线测试方法 | 第23-40页 |
2.1 引起集成电路老化主要因素 | 第23-25页 |
2.1.1 NBTI效应 | 第23-24页 |
2.1.2 HCI效应 | 第24-25页 |
2.2 电路时序约束 | 第25-30页 |
2.2.1 同步时序电路的时序约束 | 第25-27页 |
2.2.2 建立时间和保持时间 | 第27-29页 |
2.2.3 触发器亚稳态 | 第29页 |
2.2.4 老化效应引起时序错误 | 第29-30页 |
2.3 集成电路老化在线测试方法 | 第30-39页 |
2.3.1 集成电路老化在线检测技术 | 第30-33页 |
2.3.2 集成电路老化在线预测技术 | 第33-39页 |
2.3.3 两种技术比较 | 第39页 |
2.4 本章小结 | 第39-40页 |
第三章 容忍动态频率变化的稳定性检测器设计 | 第40-49页 |
3.1 研究目的与动机 | 第40-41页 |
3.2 监测区间与浮空节点 | 第41-43页 |
3.2.1 老化预测时序分析 | 第41页 |
3.2.2 监测区间构造方法 | 第41-42页 |
3.2.3 稳定性检测器中的浮空节点 | 第42-43页 |
3.3 稳定性检测器预测电路设计 | 第43-45页 |
3.3.1 预测电路设计的原理及结构 | 第43-45页 |
3.3.2 稳定性检测器时序分析及性能优势 | 第45页 |
3.4 实验仿真 | 第45-48页 |
3.4.1 Hspice仿真 | 第45-47页 |
3.4.2 仿真结果分析 | 第47-48页 |
3.5 结论 | 第48页 |
3.6 本章小结 | 第48-49页 |
第四章 考虑预采样的时序错误检测与自恢复方法 | 第49-63页 |
4.1 研究目的与动机 | 第49-50页 |
4.2 检测方法的构建 | 第50-53页 |
4.2.1 电路时序 | 第50页 |
4.2.2 预采样时钟与检测时钟的构建 | 第50-52页 |
4.2.3 真单相锁存器与动态异或门 | 第52-53页 |
4.3 检测电路设计 | 第53-56页 |
4.3.1 检测电路设计的原理及结构 | 第53-55页 |
4.3.2 检测性能分析 | 第55-56页 |
4.4 实验仿真 | 第56-61页 |
4.4.1 Hspice仿真 | 第56-59页 |
4.4.2 仿真结果分析 | 第59-61页 |
4.5 结论 | 第61页 |
4.6 本章小结 | 第61-63页 |
第五章 总结与展望 | 第63-65页 |
5.1 全文总结 | 第63页 |
5.2 进一步工作 | 第63-65页 |
参考文献 | 第65-69页 |
攻读硕士期间的学术活动及成果情况 | 第69页 |