| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第16-25页 |
| 1.1 论文的研究背景 | 第16-22页 |
| 1.1.1 数字集成电路中的功耗构成 | 第16-20页 |
| 1.1.2 数字集成电路中的波动问题 | 第20-21页 |
| 1.1.3 抗波动技术研究背景 | 第21-22页 |
| 1.2 论文的研究目标 | 第22页 |
| 1.3 论文的研究内容和主要创新点 | 第22-24页 |
| 1.4 论文的主要内容与章节安排 | 第24-25页 |
| 第二章 国内外研究现状综述 | 第25-52页 |
| 2.1 超低功耗电路设计技术 | 第25-33页 |
| 2.1.1 超低功耗电路发展历程 | 第25-31页 |
| 2.1.2 超低功耗电路设计方法学 | 第31-33页 |
| 2.2 PVT波动及其影响 | 第33-40页 |
| 2.2.1 工艺波动 | 第33-35页 |
| 2.2.2 电压波动 | 第35-36页 |
| 2.2.3 温度波动 | 第36-37页 |
| 2.2.4 PVT波动对集成电路的影响 | 第37-38页 |
| 2.2.5 超低功耗电路中的PVT波动 | 第38-40页 |
| 2.3 抗PVT波动电路设计技术 | 第40-51页 |
| 2.3.1 工艺与器件级抗波动设计技术 | 第40-43页 |
| 2.3.2 时间借用设计技术 | 第43-46页 |
| 2.3.3 错误检测与校正电路设计技术 | 第46-51页 |
| 2.4 本章小结 | 第51-52页 |
| 第三章 基于脉冲锁存器的超低功耗电路设计技术研究 | 第52-77页 |
| 3.1 基于脉冲锁存器的流水线电路设计方法 | 第52-61页 |
| 3.1.1 基于脉冲锁存器电路的时序约束 | 第52-53页 |
| 3.1.2 基于脉冲锁存器电路的时间借用和代价分析 | 第53-55页 |
| 3.1.3 基于Multi-V_t单元的短路径填充方法 | 第55-58页 |
| 3.1.4 自动化短路径填充技术 | 第58-59页 |
| 3.1.5 ISCAS基准电路短路径填充分析 | 第59-61页 |
| 3.2 基于脉冲锁存器的FIR电路设计 | 第61-67页 |
| 3.2.1 电路结构设计 | 第61-62页 |
| 3.2.2 时钟树设计 | 第62-64页 |
| 3.2.3 Monte-Carlo仿真 | 第64-66页 |
| 3.2.4 芯片整体结构设计及实现 | 第66-67页 |
| 3.3 FIR芯片测试结果 | 第67-74页 |
| 3.3.1 芯片测试环境 | 第67-69页 |
| 3.3.2 性能测试结果 | 第69-71页 |
| 3.3.3 多电压下的测试结果 | 第71-72页 |
| 3.3.4 多芯片下的测试结果 | 第72-73页 |
| 3.3.5 多温度下的测试结果 | 第73-74页 |
| 3.4 结果比较与分析 | 第74-76页 |
| 3.5 本章小结 | 第76-77页 |
| 第四章 基于新型锁存器的错误检测与校正电路技术研究 | 第77-102页 |
| 4.1 基于不同类型流水线的EDAC技术电路模型 | 第77-78页 |
| 4.2 基于触发器的EDAC技术分析 | 第78-81页 |
| 4.2.1 短路径填充额外面积开销 | 第78-80页 |
| 4.2.2 错误检测器的插入率 | 第80-81页 |
| 4.3 基于两相锁存器的EDAC技术分析 | 第81-82页 |
| 4.3.1 时序逻辑额外面积开销 | 第81-82页 |
| 4.3.2 错误检测器的插入率 | 第82页 |
| 4.4 基于脉冲锁存器的EDAC技术分析 | 第82-83页 |
| 4.4.1 基于脉冲锁存器的额外面积开销 | 第82-83页 |
| 4.4.2 脉冲分布额外开销 | 第83页 |
| 4.5 基于两相锁存器的稀疏错误检测技术研究 | 第83-90页 |
| 4.5.1 基于两相锁存器的稀疏错误检测技术 | 第84-85页 |
| 4.5.2 基于稀疏错误检测技术的反相器链分析 | 第85-89页 |
| 4.5.3 基于两相锁存器流水线的最优稀疏度 | 第89页 |
| 4.5.4 基于两相锁存器流水线的稀疏错误检测寄存器插入算法 | 第89-90页 |
| 4.6 基于脉冲锁存器的稀疏错误检测技术研究 | 第90-94页 |
| 4.6.1 基于脉冲锁存器的稀疏错误检测技术 | 第90-92页 |
| 4.6.2 基于脉冲锁存器流水线的最优稀疏度 | 第92-93页 |
| 4.6.3 基于Multi-V_t单元的短路径填充 | 第93页 |
| 4.6.4 基于脉冲锁存器流水线的稀疏错误检测寄存器插入算法 | 第93-94页 |
| 4.7 分析与比较 | 第94-100页 |
| 4.7.1 实验环境 | 第94-95页 |
| 4.7.2 基于两相锁存器的流水线EDAC技术 | 第95-97页 |
| 4.7.3 基于脉冲锁存器的流水线EDAC技术 | 第97-98页 |
| 4.7.4 分析与比较 | 第98-100页 |
| 4.8 本章小结 | 第100-102页 |
| 第五章 抗PVT波动超低电压复杂功能电路设计技术研究 | 第102-125页 |
| 5.1 抗PVT波动超低电压逻辑单元库设计技术 | 第102-106页 |
| 5.1.1 PVT波动分析 | 第102-105页 |
| 5.1.2 超低电压逻辑单元库设计流程 | 第105-106页 |
| 5.2 抗PVT波动超低电压微处理器设计 | 第106-112页 |
| 5.2.1 微处理器设计流程 | 第106-107页 |
| 5.2.2 微处理器芯片的测试结果 | 第107-111页 |
| 5.2.3 分析与比较 | 第111-112页 |
| 5.3 抗PVT波动超低电压SRAM电路设计 | 第112-124页 |
| 5.3.1 新型9T SRAM单元结构 | 第112-113页 |
| 5.3.2 SRAM单元的读写操作机制 | 第113-114页 |
| 5.3.3 半选择问题和交叉(cross-point)读写策略 | 第114-117页 |
| 5.3.4 抗PVT波动时序追踪电路 | 第117-118页 |
| 5.3.5 16Kb SRAM的阵列结构 | 第118-119页 |
| 5.3.6 SRAM芯片的测试结果 | 第119-123页 |
| 5.3.7 分析与比较 | 第123-124页 |
| 5.4 本章小结 | 第124-125页 |
| 第六章 结论与展望 | 第125-127页 |
| 致谢 | 第127-129页 |
| 参考文献 | 第129-140页 |
| 攻读博士学位期间已发表或录用的论文 | 第140-143页 |
