| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第6-15页 |
| 第一节 引言 | 第6-7页 |
| 第二节 芯片封装技术的迅猛发展 | 第7-11页 |
| ·芯片封装的目的及发展历程 | 第7-9页 |
| ·NAND芯片封装发展现状 | 第9-11页 |
| 第三节 芯片封装工艺综述 | 第11-14页 |
| 第四节 论文的主要研究内容和研究意义 | 第14-15页 |
| 第二章 新型NAND芯片封装结构方案的提出 | 第15-19页 |
| 第三章 新型NAND芯片工艺实施方案 | 第19-24页 |
| 第一节 新型NAND芯片封装工艺流程方案 | 第19-20页 |
| 第二节 晶圆减薄工艺机理与初始方案设计 | 第20-21页 |
| 第三节 芯片切割工艺机理与初始方案设计 | 第21-22页 |
| 第四节 引线键合工艺机理与初始方案设计 | 第22-24页 |
| 第四章 NAND闪存芯片封装工艺问题解决方案 | 第24-44页 |
| 第一节 NAND封装工艺问题的提出 | 第24-25页 |
| 第二节 试验设计原理与JMP试验设计方法 | 第25-28页 |
| ·试验设计方法原理 | 第25-26页 |
| ·JMP试验设计与数据分析流程 | 第26-28页 |
| 第三节 晶圆减薄工艺的优化方案 | 第28-34页 |
| ·芯片裂纹失效原因分析 | 第28-30页 |
| ·芯片强度优化方案设计 | 第30-34页 |
| 第四节 芯片切割工艺的优化方案 | 第34-39页 |
| 第五节 试验设计与引线键合工艺优化 | 第39-44页 |
| 第五章 NAND封装可靠性研究与优化方案 | 第44-59页 |
| 第一节 NAND封装可靠性问题的提出 | 第44-45页 |
| 第二节 柯肯达尔Kirkendall空洞失效研究与优化方案 | 第45-54页 |
| ·柯肯达尔空洞失效原因分析 | 第45-46页 |
| ·柯肯达尔空洞与IMC生长机理 | 第46-48页 |
| ·柯肯达尔空洞失效优化方案 | 第48-54页 |
| 第三节 封装分层的优化方案 | 第54-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |