| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第6-12页 |
| ·课题研究的背景和意义 | 第6-7页 |
| ·集成电路设计策略介绍 | 第7-9页 |
| ·全定制集成电路设计方法 | 第7-8页 |
| ·半定制集成电路设计方法 | 第8-9页 |
| ·计算机辅助设计在集成电路设计中的应用 | 第9-10页 |
| ·论文的特点 | 第10-11页 |
| ·论文各章节的安排 | 第11-12页 |
| 第二章 深亚微米下SOC芯片物理设计综述 | 第12-25页 |
| ·SOC芯片物理设计的方法 | 第12页 |
| ·深亚微米物理设计的挑战 | 第12-17页 |
| ·串扰效应 | 第13-15页 |
| ·天线效应 | 第15-16页 |
| ·影响物理设计的其它重要问题 | 第16-17页 |
| ·深亚微米下SOC芯片物理设计的流程 | 第17-18页 |
| ·SOC芯片物理设计流程简析 | 第18-24页 |
| ·输入数据准备 | 第18页 |
| ·SOC芯片物理设计整体规划 | 第18-20页 |
| ·标准单元的布局设计 | 第20-22页 |
| ·时钟树综合 | 第22页 |
| ·布线 | 第22-23页 |
| ·时序优化 | 第23页 |
| ·信号完整性分析 | 第23-24页 |
| ·交付前全芯片签核验证 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第三章 芯片物理设计的时序收敛保证 | 第25-38页 |
| ·同步电路的时序原理 | 第25-26页 |
| ·芯片物理设计中时序分析的方法 | 第26-33页 |
| ·时序路径的划分 | 第26-27页 |
| ·时序约束的定义 | 第27-29页 |
| ·路径延时的计算 | 第29-32页 |
| ·时序分析的方式 | 第32-33页 |
| ·芯片物理设计中时序收敛的保证 | 第33-37页 |
| ·多模式多角(MMMC)保证时序收敛 | 第33-34页 |
| ·考虑片上偏移(OCV)保证时序收敛 | 第34-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 芯片功耗考虑及其电源网络的设计 | 第38-53页 |
| ·芯片设计中功耗的影响 | 第38-40页 |
| ·芯片电源压降和电迁移的限制 | 第40-43页 |
| ·电源压降(IR Drop) | 第40-42页 |
| ·电迁移(Electronic Migration) | 第42-43页 |
| ·本文设计中低功耗考虑 | 第43-47页 |
| ·电源网络物理设计和分析 | 第47-52页 |
| ·电源网络物理设计过程 | 第47-49页 |
| ·电源网络的分析和验证 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 一款多媒体SOC芯片的物理实现 | 第53-74页 |
| ·数据准备和检查 | 第53-54页 |
| ·芯片的物理规划 | 第54-57页 |
| ·标准单元的布局 | 第57-59页 |
| ·时钟树综合 | 第59-62页 |
| ·布线 | 第62-63页 |
| ·时序优化 | 第63-70页 |
| ·信号完整性分析和优化 | 第70-72页 |
| ·芯片的签核验证 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 总结 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |