| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 论文研究背景及意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 国外研究现状 | 第11-12页 |
| 1.2.2 国内研究现状 | 第12-13页 |
| 1.3 本文主要内容 | 第13-15页 |
| 第二章 BLE技术的基本原理 | 第15-27页 |
| 2.1 BLE工作频率及信道划分 | 第15-16页 |
| 2.2 BLE数据包分组格式 | 第16-22页 |
| 2.2.1 广播通道数据包类型 | 第16-20页 |
| 2.2.2 数据通道数据包类型 | 第20-22页 |
| 2.3 BLE与传统蓝牙的对比 | 第22-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 BLE基带模块划分及关键模块设计 | 第27-62页 |
| 3.1 BLE基带结构 | 第27-29页 |
| 3.2 核心控制模块的设计 | 第29-39页 |
| 3.2.1 事件调度模块设计 | 第29-31页 |
| 3.2.2 事件控制模块设计 | 第31-37页 |
| 3.2.3 包的控制模块设计 | 第37-38页 |
| 3.2.4 白名单搜索模块设计 | 第38-39页 |
| 3.3 时钟管理模块设计 | 第39-42页 |
| 3.4 频率选择模块设计 | 第42-46页 |
| 3.4.1 BLE的跳频算法 | 第42-43页 |
| 3.4.2 改进的BLE的跳频算法 | 第43-46页 |
| 3.5 加密/解密模块设计 | 第46-52页 |
| 3.5.1 AES-128 加密算法 | 第46-48页 |
| 3.5.2 AES-CCM算法 | 第48-50页 |
| 3.5.3 BLE加解密模块的实现 | 第50-52页 |
| 3.6 其他关键模块的设计 | 第52-56页 |
| 3.6.1 比特流处理模块设计 | 第52-54页 |
| 3.6.2 射频控制模块设计 | 第54-56页 |
| 3.7 模块的功能仿真 | 第56-61页 |
| 3.8 本章小结 | 第61-62页 |
| 第四章 BLE基带芯片的SoC集成与验证 | 第62-78页 |
| 4.1 基于ARM Cortex-M0处理器的SoC系统集成 | 第62-70页 |
| 4.1.1 IP核选择与系统搭建 | 第62-65页 |
| 4.1.2 地址空间的分配 | 第65-66页 |
| 4.1.3 片上时钟管理 | 第66-68页 |
| 4.1.4 系统复位设计 | 第68-70页 |
| 4.2 系统集成验证 | 第70-73页 |
| 4.2.1 仿真验证方案 | 第70-71页 |
| 4.2.2 仿真验证结果 | 第71-73页 |
| 4.3 综合结果及分析 | 第73-77页 |
| 4.4 本章小结 | 第77-78页 |
| 总结与展望 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 附录 BLE基带设计涉及的寄存器 | 第84-86页 |
| 攻读硕士学位期间取得的研究成果 | 第86-87页 |
| 致谢 | 第87-88页 |
| 附件 | 第88页 |