数模混合信号芯片的测试与可测性设计研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·本课题研究的背景、目的 | 第10-12页 |
| ·国内外研究状况 | 第12-15页 |
| ·本文主要研究内容 | 第15-17页 |
| 第2章 系统级芯片可测性设计分析 | 第17-31页 |
| ·可测性概述 | 第17-19页 |
| ·可测性的发展 | 第17-18页 |
| ·可测性的度量 | 第18-19页 |
| ·可测性设计通用测试流程 | 第19-20页 |
| ·故障模型 | 第20-22页 |
| ·故障及表现形式 | 第20-21页 |
| ·故障的分类及其故障模型 | 第21-22页 |
| ·故障注入及模拟 | 第22-25页 |
| ·故障模拟的应用 | 第23-24页 |
| ·故障模拟的方法 | 第24-25页 |
| ·测试向量生成 | 第25-29页 |
| ·测试向量生成概述 | 第25-26页 |
| ·测试向量满足的充要条件 | 第26页 |
| ·测试向量生成方法 | 第26-27页 |
| ·D 算法 | 第27-29页 |
| ·结果的变换与分析 | 第29-30页 |
| ·时域-频域分析 | 第29页 |
| ·幅值-时序变换 | 第29-30页 |
| ·小结 | 第30-31页 |
| 第3章 系统级芯片可测性设计方法 | 第31-43页 |
| ·专项设计 | 第31页 |
| ·扫描设计 | 第31-33页 |
| ·边界扫描技术 | 第33-37页 |
| ·边界扫描单元 | 第34页 |
| ·边界扫描结构 | 第34-36页 |
| ·边界扫描设计 | 第36-37页 |
| ·内建自测试技术 | 第37-42页 |
| ·RAM BIST | 第38-39页 |
| ·ROM BIST | 第39页 |
| ·BIST 的 FPGA 实现 | 第39-42页 |
| ·小结 | 第42-43页 |
| 第4章 数模混合信号电路测试 | 第43-55页 |
| ·概况 | 第43-48页 |
| ·混合信号电路 | 第43-44页 |
| ·混合信号仿真策略 | 第44-46页 |
| ·VHDL-AMS 介绍 | 第46-48页 |
| ·混合信号测试标准IEEE1149.4 | 第48-50页 |
| ·基于DSP 的混合信号测试 | 第50-54页 |
| ·混合信号测试系统架构及基本流程 | 第50-51页 |
| ·基于DSP 的测试系统 | 第51-54页 |
| ·小结 | 第54-55页 |
| 第5章 混合信号电路与系统测试仪的研发 | 第55-69页 |
| ·自动测试系统概述 | 第55-56页 |
| ·混合信号电路与系统测试仪的设计方案 | 第56-58页 |
| ·基本原理 | 第56-57页 |
| ·系统硬件组成 | 第57-58页 |
| ·DSP 软件总流程 | 第58页 |
| ·PC 与DSP 通信的设计与实现 | 第58-61页 |
| ·通信模块硬件电路组成 | 第58-59页 |
| ·通信模块软件设计 | 第59-61页 |
| ·基本测试模块 | 第61-68页 |
| ·运算放大器的测试 | 第61-63页 |
| ·数字芯片测试 | 第63-66页 |
| ·PCB 测试 | 第66-68页 |
| ·小结 | 第68-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |
| 附录A 攻读学位期间发表的论文及参加科研情况 | 第75-76页 |
| 附录B 混合信号电路与系统测试仪设计实物图 | 第76页 |
