基于UVM及VIP技术的PCI Express接口验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 选题背景与意义 | 第15-16页 |
| 1.2 技术发展现状 | 第16-17页 |
| 1.3 论文的主要内容和内容安排 | 第17-19页 |
| 第二章 PCIe接口总线和UVM关键技术分析 | 第19-37页 |
| 2.1 PCIe接口总线的技术特点 | 第19-21页 |
| 2.2 PCIe接口总线的拓扑结构 | 第21-23页 |
| 2.3 PCIe接口总线的链路 | 第23页 |
| 2.4 PCIe接口总线的层次结构 | 第23-31页 |
| 2.4.1 事务层结构 | 第24-29页 |
| 2.4.2 数据链路层结构 | 第29-30页 |
| 2.4.3 物理层结构 | 第30-31页 |
| 2.5 UVM验证方法学 | 第31-34页 |
| 2.5.1 UVM验证平台的基本结构 | 第31-32页 |
| 2.5.2 UVM验证方法学的特点 | 第32-34页 |
| 2.6 本章小结 | 第34-37页 |
| 第三章 基于UVM及VIP技术的验证平台设计 | 第37-65页 |
| 3.1 VIP组件 | 第37-44页 |
| 3.1.1 VIP组件的生成 | 第37-38页 |
| 3.1.2 VIP的结构框架 | 第38-39页 |
| 3.1.3 VIP组件的操作模式 | 第39-41页 |
| 3.1.4 PCIe VIP数据流 | 第41-44页 |
| 3.2 验证策略的制定 | 第44-52页 |
| 3.2.1 验证设计对象 | 第44-49页 |
| 3.2.2 验证计划的制定 | 第49-50页 |
| 3.2.3 验证功能点的提取 | 第50-52页 |
| 3.2.4 验证环境的构建 | 第52页 |
| 3.3 PCIe验证环境架构 | 第52-54页 |
| 3.4 验证平台子模块的实现 | 第54-64页 |
| 3.4.1 顶层top | 第56页 |
| 3.4.2 环境类env | 第56页 |
| 3.4.3 接口interface | 第56-57页 |
| 3.4.4 代理agent | 第57-58页 |
| 3.4.5 序列sequence | 第58-59页 |
| 3.4.6 激励产生器sequencer | 第59-60页 |
| 3.4.7 驱动器driver | 第60-61页 |
| 3.4.8 监视器monitor | 第61-62页 |
| 3.4.9 覆盖率收集器coverage | 第62-63页 |
| 3.4.10 VIP model | 第63-64页 |
| 3.5 本章小结 | 第64-65页 |
| 第四章 PCIe验证平台验证实施以及覆盖率分析 | 第65-81页 |
| 4.1 验证环境配置 | 第65-71页 |
| 4.1.1 X微处理器的上电配置 | 第65-67页 |
| 4.1.2 地址空间配置 | 第67-71页 |
| 4.2 验证流程 | 第71-72页 |
| 4.3 验证实施 | 第72-78页 |
| 4.3.1 事务层验证 | 第73-75页 |
| 4.3.2 数据链路层验证 | 第75-76页 |
| 4.3.3 物理层验证 | 第76-78页 |
| 4.4 覆盖率相关报告 | 第78-79页 |
| 4.5 验证平台的重用性研究 | 第79页 |
| 4.6 本章小结 | 第79-81页 |
| 第五章 总结与展望 | 第81-83页 |
| 5.1 工作总结 | 第81页 |
| 5.2 后续展望 | 第81-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87-88页 |
