| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·研究背景 | 第9页 |
| ·可测性设计 | 第9-11页 |
| ·国内外芯片测试研究动态 | 第11-12页 |
| ·课题的提出以及本文的研究工作 | 第12-14页 |
| ·本章小结 | 第14-15页 |
| 第二章 芯片封装测试和边界扫描 | 第15-34页 |
| ·芯片测试应用 | 第15-22页 |
| ·内部扫描测试和虚拟扫描应用 | 第15-18页 |
| ·内建自测试应用 | 第18-19页 |
| ·边界扫描测试标准和多芯片测试应用 | 第19-22页 |
| ·边界扫描原理 | 第22-24页 |
| ·边界扫描JTAG 结构 | 第24-32页 |
| ·边界扫描TAP 控制器 | 第25-27页 |
| ·边界扫描单元 | 第27-31页 |
| ·数据寄存器和指令寄存器 | 第31-32页 |
| ·边界扫描控制器 | 第32页 |
| ·本章小结 | 第32-34页 |
| 第三章 多芯片封装系统软硬件搭建测试 | 第34-47页 |
| ·基于FPGA 的扩展DUT 菊花链 | 第34-38页 |
| ·搭建多芯片封装测试硬件平台 | 第38-39页 |
| ·搭建多芯片封装测试软件平台 | 第39-43页 |
| ·XJTAG 边界扫描软件系统介绍 | 第39页 |
| ·XJTAG 建立工程描述 | 第39-42页 |
| ·LabVIEW 介绍以及项目集成到NI PXI-1045 | 第42-43页 |
| ·本文多芯片封装测试编码原理 | 第43-44页 |
| ·多芯片封装测试系统结果 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 可测性度量 | 第47-53页 |
| ·可测性概念 | 第47页 |
| ·可测性度量算法 | 第47-48页 |
| ·利用可测性度量算法SCOAP 进行时序电路度量 | 第48-52页 |
| ·本章小结 | 第52-53页 |
| 总结与展望 | 第53-55页 |
| 参考文献 | 第55-58页 |
| 攻读硕士学位期间取得的研究成果 | 第58-59页 |
| 致谢 | 第59-60页 |
| 附件 | 第60页 |