| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| ·研究背景及意义 | 第14-16页 |
| ·研究现状及发展趋势 | 第16-18页 |
| ·论文的内容与结构 | 第18-20页 |
| 第二章 System Verilog Assertion | 第20-30页 |
| ·System Verilog Assertion语言介绍 | 第20-23页 |
| ·基于System Verilog Assertion的验证技术 | 第23-24页 |
| ·System Verilog Assertion在验证中的优势 | 第24-28页 |
| ·System Verilog Assertion能够缩短开发周期 | 第24-26页 |
| ·System Verilog Assertion能够提升可观测性 | 第26-27页 |
| ·System Verilog Assertion能够提供功能覆盖率 | 第27-28页 |
| ·本章小结 | 第28-30页 |
| 第三章 基于SVA的IDC的形式验证 | 第30-46页 |
| ·中断延迟控制器的功能介绍 | 第30-32页 |
| ·验证平台的设计目标与方案 | 第32-34页 |
| ·验证平台的设计目标 | 第32-33页 |
| ·验证平台的设计方案 | 第33-34页 |
| ·IDC验证组件的实现 | 第34-44页 |
| ·断言 | 第34-38页 |
| ·假设 | 第38-40页 |
| ·连接 | 第40-41页 |
| ·验证环境 | 第41-43页 |
| ·覆盖率 | 第43-44页 |
| ·优化设计 | 第44页 |
| ·本章小结 | 第44-46页 |
| 第四章 基于SVA的GPIO的仿真验证 | 第46-62页 |
| ·GPIO介绍 | 第46-47页 |
| ·验证平台的设计目标与方案 | 第47-50页 |
| ·验证平台的设计目标 | 第47-48页 |
| ·验证平台的设计方案 | 第48-50页 |
| ·GPIO验证平台的实现 | 第50-61页 |
| ·OVC组件 | 第50-56页 |
| ·属性 | 第56-60页 |
| ·断言和覆盖 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 验证结果与分析 | 第62-70页 |
| ·IDC的验证过程和结果分析 | 第62-65页 |
| ·GPIO的验证过程和结果分析 | 第65-68页 |
| ·本章小结 | 第68-70页 |
| 第六章 总结与展望 | 第70-72页 |
| ·工作总结 | 第70-71页 |
| ·工作展望 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
