| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·引言 | 第9-10页 |
| ·光互连技术的应用背景及研究状况 | 第10-12页 |
| ·光互连技术的应用背景 | 第10-11页 |
| ·芯片光互连的研究状况 | 第11-12页 |
| ·本论文的结构安排 | 第12-14页 |
| 第二章 高速数字系统及PCB设计规则 | 第14-32页 |
| ·高速数字电路 | 第14-15页 |
| ·信号完整性的定义 | 第15-24页 |
| ·串扰 | 第18页 |
| ·电源退耦 | 第18-19页 |
| ·阻抗匹配 | 第19-20页 |
| ·内电层及内电层分割 | 第20-22页 |
| ·传输线理论 | 第22-24页 |
| ·高速PCB设计规则 | 第24-31页 |
| ·板层的设计 | 第24-25页 |
| ·电源层和地层 | 第25-27页 |
| ·去耦电容 | 第27-29页 |
| ·过孔 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 高速并行光收发模块测试支撑板的设计 | 第32-43页 |
| ·12×2.5 Gbps高速并行收发分立光模块测试支撑板的设计 | 第32-37页 |
| ·测试支撑板描述 | 第32-33页 |
| ·仿真过孔大小、反焊盘大小的影响 | 第33-36页 |
| ·阻抗匹配设计 | 第36页 |
| ·实测结果 | 第36-37页 |
| ·12×6.25 Gbps高速并行收发一体光模块测试支撑板的设计 | 第37-42页 |
| ·12×6.25 Gbps高速并行光模块的关键技术 | 第38-39页 |
| ·高速并行光模块结构框图 | 第39-40页 |
| ·阻抗匹配设计 | 第40页 |
| ·实测结果 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 MEMS硅基片面积缩小的方案 | 第43-49页 |
| ·MEMS简介 | 第43页 |
| ·高斯光束模型 | 第43-44页 |
| ·具体实施方案 | 第44-46页 |
| ·仿真结果 | 第46-49页 |
| 第五章 总结 | 第49-50页 |
| 参考文献 | 第50-52页 |
| 致谢 | 第52-53页 |
| 攻读硕士学位期间发表的学术论文及专利 | 第53页 |
