| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| §1.1 课题研究背景 | 第12页 |
| §1.2 课题研究现状 | 第12-15页 |
| §1.3 课题研究内容 | 第15-16页 |
| §1.4 论文结构 | 第16-17页 |
| 第二章 内建自测试技术 | 第17-29页 |
| §2.1 内建自测试定义和特点 | 第17-18页 |
| §2.2 系统中的故障和故障模型 | 第18-20页 |
| ·故障的种类和特征 | 第18页 |
| ·故障模型 | 第18-20页 |
| §2.3 BIST测试矢量生成 | 第20-27页 |
| ·测试矢量生成方法 | 第21页 |
| ·穷举与伪穷举测试矢量生成 | 第21-23页 |
| ·伪随机测试矢量生成——LFSR(线性反馈移位寄存器) | 第23-26页 |
| ·BIST测试响应的压缩SAR(特征分析器) | 第26-27页 |
| §2.4 结构自测试电路的结构 | 第27-28页 |
| §2.5 微处理器中的内建自测试系统 | 第28页 |
| §2.6 本章小结 | 第28-29页 |
| 第三章 星载处理器流水线内建自测试系统的总体设计 | 第29-40页 |
| §3.1 SPARC V8系统结构 | 第29-34页 |
| ·SPARC V8的特点和组成 | 第29-30页 |
| ·SPARC V8的实现——LEON3 | 第30-31页 |
| ·整数处理单元(IU)——七级流水线 | 第31-34页 |
| §3.2 测试要求与测试目标 | 第34页 |
| §3.3 流水线中内建自测试的总体设计 | 第34-39页 |
| ·流水线中内建自测试的设计划分及其过程 | 第34-37页 |
| ·内建自测试的运行过程及自测试结果的形成 | 第37页 |
| ·BIST的启动和控制机制 | 第37-39页 |
| §3.4 本章小结 | 第39-40页 |
| 第四章 星载处理器流水线各段内建自测试的设计与实现 | 第40-63页 |
| §4.1 一般内建自测试模型和电路实现 | 第40-43页 |
| §4.2 Fetch段内建自测试的设计与实现 | 第43-50页 |
| ·Fetch段分析 | 第43-45页 |
| ·Fetch段的BIST设计 | 第45-47页 |
| ·Fetch段的BIST实现与与验证 | 第47-50页 |
| §4.3 Decode段内建自测试的设计与实现 | 第50-57页 |
| ·Decode段分析 | 第50-53页 |
| ·Decode段BIST设计 | 第53-54页 |
| ·Decode段BIST实现与验证 | 第54-57页 |
| §4.4 流水线其他各段内建自测试的设计与实现 | 第57-61页 |
| ·流水线其他各段简单分析 | 第57页 |
| ·流水线其他各段BIST设计、实现与验证 | 第57-61页 |
| §4.5 加入BIST后的LEON3综合 | 第61-62页 |
| §4.6 本章小结 | 第62-63页 |
| 第五章 故障覆盖率及实现代价计算和分析 | 第63-69页 |
| §5.1 加入BIST后的LEON3测试 | 第63-65页 |
| ·固定故障测试 | 第63-64页 |
| ·随机故障测试 | 第64-65页 |
| §5.2 故障覆盖率计算 | 第65-67页 |
| §5.3 流水线实现BIST的代价分析 | 第67-68页 |
| §5.4 本章小结 | 第68-69页 |
| 第六章 结束语 | 第69-70页 |
| §6.1 全文工作总结 | 第69页 |
| §6.2 进一步工作展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 作者在学期间取得的学术成果 | 第73页 |