集成电路测试方法研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 序言 | 第8-13页 |
| ·课题背景及其意义 | 第8-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·本文的主要内容 | 第12-13页 |
| 2 集成电路可测试性设计的基本概念 | 第13-21页 |
| ·DFT 的基本概念 | 第13页 |
| ·DFT 的常用方法 | 第13-17页 |
| ·系统芯片与IP 核 | 第17-18页 |
| ·自动测试设备(ATE) | 第18-19页 |
| ·集成电路可测试性设计的挑战 | 第19-21页 |
| 3 边界扫描测试方法 | 第21-30页 |
| ·边界扫描基本状况 | 第21页 |
| ·IEEE Std 1149.1 | 第21-23页 |
| ·IEEE Std 1149.4 | 第23-25页 |
| ·IEEE Std 1149.5 | 第25-27页 |
| ·IEEE Std 1149.6 | 第27-29页 |
| ·边界扫描测试的发展前景 | 第29页 |
| ·本章小结 | 第29-30页 |
| 4 全扫描可测试性实现方法 | 第30-50页 |
| ·为什么需要扫描测试 | 第30-31页 |
| ·可扫描单元类型 | 第31-35页 |
| ·如何提高故障覆盖率 | 第35-48页 |
| ·一个实现实例 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 5 集成电路的低功耗DFT 方法 | 第50-60页 |
| ·测试模式下功耗比较高的原因 | 第50-51页 |
| ·基于扫描设计的低功耗DFT 方法 | 第51-54页 |
| ·基于非扫描设计的低功耗DFT 方法 | 第54-59页 |
| ·本章小结 | 第59-60页 |
| 6 测试调度问题 | 第60-75页 |
| ·为测试调度问题建立数学模型 | 第60-63页 |
| ·解析测试基准电路ITC’02 | 第63-68页 |
| ·测试调度算法 | 第68-71页 |
| ·实验数据的构造 | 第71-72页 |
| ·实验结果与分析 | 第72-73页 |
| ·本章小结 | 第73-75页 |
| 7 总结与展望 | 第75-78页 |
| ·总结 | 第75-76页 |
| ·本文的创新点 | 第76页 |
| ·展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-84页 |
| 附录1 攻读学位期间发表的论文目录 | 第84-85页 |
| 附录2 一个测试基准举例 | 第85-86页 |
