基于冒险分析的低功耗设计和基于测试的设计验证
| 声明 | 第1页 |
| 关于论文使用授权的说明 | 第3-4页 |
| 摘 要 | 第4-5页 |
| Abstract | 第5-10页 |
| 第一章 引言 | 第10-14页 |
| ·集成电路低功耗设计 | 第10-11页 |
| ·集成电路中冒险的检测和消除 | 第11-12页 |
| ·集成电路的设计验证 | 第12页 |
| ·本文的内容和章节安排 | 第12-13页 |
| ·小结 | 第13-14页 |
| 第二章 冒险检测和消除的基础 | 第14-20页 |
| ·电路中的跳变和冒险 | 第14-15页 |
| ·CMOS 电路由于冒险造成的功耗 | 第15-16页 |
| ·信号延迟和门延迟模型 | 第16-18页 |
| ·时钟采样消除电路中冒险的影响 | 第16-17页 |
| ·信号延迟和门延迟模型 | 第17-18页 |
| ·基本术语 | 第18-19页 |
| ·小结 | 第19-20页 |
| 第三章 原始输入单跳变导致的冒险的检测和消除 | 第20-36页 |
| ·标记电路元素 | 第20-23页 |
| ·标记电路元素的方法 | 第20-21页 |
| ·一个标记电路的例子 | 第21-23页 |
| ·检测单原始输入跳变导致的冒险 | 第23-24页 |
| ·检测单原始输入跳变导致的冒险的原理 | 第23-24页 |
| ·检测原始输入单跳变导致的冒险的方法 | 第24页 |
| ·消除或减少单原始输入跳变导致的冒险 | 第24-25页 |
| ·消除或减少单原始输入跳变导致的冒险的原理 | 第24页 |
| ·消除或减少单原始输入跳变导致的冒险的方法 | 第24-25页 |
| ·消除或减少单原始输入跳变导致的冒险的具体步骤 | 第25-27页 |
| ·在有尖峰脉冲的电路元素的标记中加入增量 | 第25页 |
| ·依倒序逐一在其它电路元素的标记中加入增量 | 第25-26页 |
| ·检测并标记“固定”元素 | 第26页 |
| ·计算每一元素标记中Mul 之和 | 第26页 |
| ·在TotalMul 最大的元素上增加延迟时间 | 第26-27页 |
| ·消除或减少单原始输入跳变导致的冒险的例子 | 第27-29页 |
| ·检测和消除单原始输入跳变导致的冒险的的实现 | 第29-32页 |
| ·算法框架 | 第29-31页 |
| ·检测和减少单原始输入跳变导致的冒险的实现 | 第31-32页 |
| ·实验结果及分析 | 第32-34页 |
| ·小结 | 第34-36页 |
| 第四章 原始输入多跳变导致的冒险的检测和消除 | 第36-46页 |
| ·多个原始输入跳变导致的冒险的原理 | 第36页 |
| ·通路长度矩阵 | 第36-37页 |
| ·原始输入多跳变导致的冒险的检测方法 | 第37-40页 |
| ·原始输入多跳变导致的冒险的检测方法 | 第37-38页 |
| ·一个检测多个原始输入跳变导致冒险的例子 | 第38-40页 |
| ·实验结果和分析 | 第40页 |
| ·通过增加门延迟过滤掉冒险的方法 | 第40-41页 |
| ·在产生冒险的门处直接增加门延迟过滤掉冒险的方法 | 第40页 |
| ·实验结果和分析 | 第40-41页 |
| ·通过逐级调整电路来减少电路冒险的方法 | 第41-43页 |
| ·通过逐级调整电路来减少电路冒险的方法 | 第41-42页 |
| ·实验结果和分析 | 第42-43页 |
| ·小结 | 第43-46页 |
| 第五章 集成电路设计验证的基础 | 第46-54页 |
| ·逻辑设计验证的方法概述 | 第46-47页 |
| ·设计错误及其检测 | 第47-52页 |
| ·门替换错误和固定型故障测试 | 第47页 |
| ·多余反相器错误 | 第47-48页 |
| ·多余的连线 | 第48-49页 |
| ·多余门错误 | 第49页 |
| ·漏掉一个门 | 第49页 |
| ·漏掉一个反相器 | 第49-50页 |
| ·漏掉一个门的输入端 | 第50页 |
| ·连线错误 | 第50-51页 |
| ·较复杂的多余门错误 | 第51页 |
| ·较复杂的漏掉一个门的错误 | 第51-52页 |
| ·关于假设条件的几点讨论 | 第52-53页 |
| ·关于设计中错误的类型 | 第52页 |
| ·设计过程中只有一个错误 | 第52-53页 |
| ·含有异或门和异或非门的电路 | 第53页 |
| ·关于完全测试集 | 第53页 |
| ·本章小结 | 第53-54页 |
| 第六章 基于测试的设计验证实践 | 第54-64页 |
| ·测试产生 | 第54-56页 |
| ·故障模型 | 第54-55页 |
| ·测试产生 | 第55页 |
| ·故障覆盖率 | 第55-56页 |
| ·测试产生工具 | 第56-57页 |
| ·测试产生工具SynTest | 第56-57页 |
| ·测试产生工具HITEC | 第57页 |
| ·设计验证的激励生成方法 | 第57-60页 |
| ·电路综合 | 第58-59页 |
| ·电路格式转换 | 第59页 |
| ·测试产生 | 第59-60页 |
| ·测试产生结果 | 第60-62页 |
| ·芯片设计的冗余度检查 | 第62-63页 |
| ·通用寄存器模块的冗余度分析 | 第62-63页 |
| ·ALU 模块的冗余度分析 | 第63页 |
| ·小结 | 第63-64页 |
| 第七章 总结 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 作者简历 | 第72页 |
