双界面CPU智能卡并行测试仪设计开发
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 引言 | 第7-8页 |
| 第1章 绪论 | 第8-20页 |
| ·双界面CPU卡概述 | 第8页 |
| ·FM1216芯片功能模块 | 第8-15页 |
| ·辅助控制器 | 第15页 |
| ·测试方法概述 | 第15-16页 |
| ·测试系统设计要点 | 第16-19页 |
| ·本章小结 | 第19-20页 |
| 第2章 系统方案设计 | 第20-31页 |
| ·并行测试仪结构的选择 | 第20-21页 |
| ·并行测试仪系统结构设计 | 第21-22页 |
| ·双界面CPU卡并行测试中测试时间分析 | 第22-23页 |
| ·主要器件选型 | 第23-29页 |
| ·模拟参数测试结构 | 第29-30页 |
| ·软件开发环境选择 | 第30页 |
| ·本章小结 | 第30-31页 |
| 第3章 系统硬件设计 | 第31-38页 |
| ·外围电路 | 第31-32页 |
| ·非接触口匹配 | 第32-33页 |
| ·接触接口 | 第33-34页 |
| ·模拟测试方法 | 第34-35页 |
| ·测试仪并联的硬件说明 | 第35-36页 |
| ·PCB布线以及整机结构 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 上位机软件设计部分 | 第38-59页 |
| ·COS处理软件 | 第38-40页 |
| ·脚本解释程序 | 第40-41页 |
| ·探针台通讯接口 | 第41-45页 |
| ·计算机端测试软件界面设计 | 第45-48页 |
| ·加密算法 | 第48-56页 |
| ·并行测试 | 第56-57页 |
| ·本章小结 | 第57-59页 |
| 第5章 下位机软件设计 | 第59-63页 |
| ·MCU并行在线下载功能 | 第59-61页 |
| ·MCU程序结构 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第6章 测试仪校准软硬件设计 | 第63-66页 |
| ·测试仪校准的意义 | 第63页 |
| ·测试仪校准的方法 | 第63-64页 |
| ·校准板的设计 | 第64页 |
| ·校准流程 | 第64-65页 |
| ·校准结果 | 第65页 |
| ·本章小结 | 第65-66页 |
| 第7章 数据分析与调试 | 第66-76页 |
| ·圆片MAP图 | 第66-67页 |
| ·不确定性评估 | 第67-68页 |
| ·数据一致性评估 | 第68-70页 |
| ·并测试数据结果 | 第70-74页 |
| ·脚本解释运行结果 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第8章 7816高速接口设计 | 第76-89页 |
| ·功能要求 | 第76页 |
| ·控制器的工作过程 | 第76-77页 |
| ·模块设计 | 第77-79页 |
| ·RTL设计 | 第79-88页 |
| ·本章小结 | 第88-89页 |
| 第9章 失效分析 | 第89-91页 |
| ·EEPROM失效 | 第89页 |
| ·软件错误 | 第89-90页 |
| ·探针卡基板 | 第90页 |
| ·本章小结 | 第90-91页 |
| 第10章 总结与展望 | 第91-92页 |
| 参考文献 | 第92-94页 |
| 后记 | 第94-95页 |
