纳米CMOS集成电路多节点翻转加固锁存器设计研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第1章 绪论 | 第16-25页 |
| 1.1 研究背景及意义 | 第16-19页 |
| 1.1.1 粒子辐射引发的可靠性问题 | 第16-17页 |
| 1.1.2 工艺缩减对单粒子效应的影响 | 第17-19页 |
| 1.2 抗辐射加固技术的国内外研究现状 | 第19-23页 |
| 1.2.1 系统级加固 | 第19-20页 |
| 1.2.2 器件/工艺级加固 | 第20-21页 |
| 1.2.3 电路级加固 | 第21-23页 |
| 1.3 本文的研究内容和组织结构 | 第23-25页 |
| 1.3.1 研究内容 | 第23-24页 |
| 1.3.2 组织结构 | 第24-25页 |
| 第2章 单粒子效应基础知识 | 第25-33页 |
| 2.1 单粒子效应 | 第25-26页 |
| 2.1.1 单粒子效应的概念和分类 | 第25-26页 |
| 2.1.2 SET,SEU与MNU | 第26页 |
| 2.2 单粒子效应电荷共享机理研究 | 第26-29页 |
| 2.2.1 电荷的产生与收集 | 第26-28页 |
| 2.2.2 电荷共享的产生机理 | 第28-29页 |
| 2.3 单粒子效应的建模和仿真 | 第29-32页 |
| 2.3.1 器件级建模 | 第29-30页 |
| 2.3.2 电路级建模 | 第30-32页 |
| 2.3.3 器件/电路混合建模 | 第32页 |
| 2.4 本章小结 | 第32-33页 |
| 第3章 单粒子效应电路级加固技术概述 | 第33-56页 |
| 3.1 SRAM单元加固方案 | 第33-36页 |
| 3.2 锁存器加固方案 | 第36-53页 |
| 3.2.1 标准静态D锁存器 | 第37页 |
| 3.2.2 SNU的加固方案 | 第37-44页 |
| 3.2.3 MNU的加固方案 | 第44-53页 |
| 3.3 组合逻辑的SET加固方案 | 第53-55页 |
| 3.3.1 基于时间冗余方法的SET屏蔽加固方案 | 第53-54页 |
| 3.3.2 基于传输门的SET加固方案 | 第54-55页 |
| 3.4 本章小结 | 第55-56页 |
| 第4章 本文提出的多节点翻转加固锁存器设计 | 第56-72页 |
| 4.1 MNUTL锁存器 | 第56-62页 |
| 4.1.1 电路结构与工作原理 | 第56-57页 |
| 4.1.2 容错原理 | 第57-58页 |
| 4.1.3 仿真与验证 | 第58-60页 |
| 4.1.4 加固设计的综合比较 | 第60-62页 |
| 4.2 HLDRL锁存器 | 第62-72页 |
| 4.2.1 电路结构与工作原理 | 第62-64页 |
| 4.2.2 容错原理 | 第64-65页 |
| 4.2.3 仿真验证 | 第65-69页 |
| 4.2.4 加固设计的综合比较 | 第69-72页 |
| 第5章 总结与展望 | 第72-74页 |
| 5.1 总结 | 第72页 |
| 5.2 工作展望 | 第72-74页 |
| 参考文献 | 第74-80页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第80-81页 |
