DC-DC开关转换器中DPWM模块的电路优化设计及研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9页 |
| 第一章 绪论 | 第17-22页 |
| 1.1 课题研究背景和意义 | 第17-18页 |
| 1.2 国内外研究情况 | 第18-20页 |
| 1.3 论文主要工作 | 第20-21页 |
| 1.4 论文结构安排 | 第21-22页 |
| 第二章 高精度DPWM的研究 | 第22-41页 |
| 2.1 数字DC-DC转换器主要模块 | 第22-32页 |
| 2.1.1 ADC | 第23-26页 |
| 2.1.2 PID | 第26-29页 |
| 2.1.3 DPWM | 第29-32页 |
| 2.2 高精度DPWM的参数 | 第32-34页 |
| 2.2.1 开关频率和时钟频率 | 第32-33页 |
| 2.2.2 线性度和占空比范围 | 第33页 |
| 2.2.3 时间分辨率 | 第33-34页 |
| 2.3 基于计数器的混合型DPWM | 第34-39页 |
| 2.3.1 基于DCM级联的混合DPWM | 第35-36页 |
| 2.3.2 基于DCM并联的混合DPWM | 第36-37页 |
| 2.3.3 基于进位链的DPWM | 第37-38页 |
| 2.3.4 三种DPWM对比 | 第38-39页 |
| 2.4 本章小结 | 第39-41页 |
| 第三章 基于PLL与进位链的混合型DPWM | 第41-50页 |
| 3.1 基于计数器的第一粗延时模块 | 第41-43页 |
| 3.2 基于PLL的第二粗延时模块 | 第43-44页 |
| 3.3 基于进位链的细延时模块 | 第44-45页 |
| 3.4 DPWM系统结构 | 第45-48页 |
| 3.4.1 DPWM的工作原理 | 第46-47页 |
| 3.4.2 占空比增量现象 | 第47-48页 |
| 3.4.3 参数m与开关频率的关系 | 第48页 |
| 3.5 本章小结 | 第48-50页 |
| 第四章 DPWM的仿真与优化 | 第50-76页 |
| 4.1 FPGA资源概述 | 第50-55页 |
| 4.1.1 逻辑阵列块 | 第51-53页 |
| 4.1.2 逻辑资源 | 第53页 |
| 4.1.3 LE工作模式 | 第53-55页 |
| 4.2 综合属性 | 第55-57页 |
| 4.3 静态时序分析 | 第57-62页 |
| 4.3.1 Tcl语句之时钟 | 第57-60页 |
| 4.3.2 Tcl语句之输入输出 | 第60-62页 |
| 4.4 进位链的综合风格 | 第62-65页 |
| 4.5 DPWM行为级仿真 | 第65-67页 |
| 4.6 DPWM关键路径优化 | 第67-72页 |
| 4.6.1 对称式Mux | 第67-70页 |
| 4.6.2 全局信号及位置分配 | 第70-71页 |
| 4.6.3 优化结果 | 第71-72页 |
| 4.7 DPWM关键路径补偿 | 第72-74页 |
| 4.8 本章小结 | 第74-76页 |
| 第五章 DPWM的FPGA验证测试 | 第76-87页 |
| 5.1 抖动性能测量 | 第77-81页 |
| 5.1.1 抖动的主要分类 | 第77-79页 |
| 5.1.2 DPWM抖动性测量 | 第79-81页 |
| 5.2 占空比范围 | 第81-82页 |
| 5.3 占空比增量现象 | 第82-83页 |
| 5.4 线性度测量 | 第83-84页 |
| 5.5 时间分辨率 | 第84-85页 |
| 5.6 参数总结及对比 | 第85-86页 |
| 5.7 本章小结 | 第86-87页 |
| 第六章 结论 | 第87-88页 |
| 参考文献 | 第88-91页 |
| 攻读学位期间的学术活动及成果清单 | 第91-92页 |
