面向高密度计算的众核SoC硬件加速设计技术研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第一章 绪论 | 第16-21页 |
| 1.1 研究意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-20页 |
| 1.2.1 NoC研究现状 | 第17页 |
| 1.2.2 NoC延迟优化研究现状 | 第17-18页 |
| 1.2.3 CNN硬件加速研究现状 | 第18-20页 |
| 1.3 论文结构安排 | 第20-21页 |
| 第二章 片上网络和CNN基础 | 第21-27页 |
| 2.1 片上网络基础 | 第21-24页 |
| 2.1.1 基本概念 | 第21页 |
| 2.1.2 拓扑结构 | 第21-22页 |
| 2.1.3 交换机制 | 第22-23页 |
| 2.1.4 路由器结构 | 第23页 |
| 2.1.5 路由算法 | 第23-24页 |
| 2.2 CNN基础 | 第24-26页 |
| 2.2.1 CNN模型描述 | 第24-25页 |
| 2.2.2 CNN的并行加速方式分析 | 第25-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 可在线计算配置的冲突优化硬件设计 | 第27-51页 |
| 3.1 引言 | 第27-28页 |
| 3.2 冲突优化硬件设计方案 | 第28-30页 |
| 3.2.1 设计思想 | 第28-29页 |
| 3.2.2 硬件实现方案 | 第29-30页 |
| 3.2.3 系统的运行过程 | 第30页 |
| 3.3 冲突优化架构的模块设计 | 第30-40页 |
| 3.3.1 MIPS的软件设计 | 第30-32页 |
| 3.3.2 从机存储格式 | 第32-34页 |
| 3.3.3 路径计算单元模块 | 第34-40页 |
| 3.4 实验方案 | 第40-50页 |
| 3.4.1 MP3ENCMP3DEC应用对比实验 | 第41-44页 |
| 3.4.2 MWD应用对比实验 | 第44-47页 |
| 3.4.3 263DECMP3DEC应用对比实验 | 第47-50页 |
| 3.5 本章小结 | 第50-51页 |
| 第四章 基于多播NoC的CNN硬件加速设计 | 第51-68页 |
| 4.1 引言 | 第51-52页 |
| 4.2 硬件加速的设计方案 | 第52-60页 |
| 4.2.1 设计思想 | 第52页 |
| 4.2.2 硬件实现方案 | 第52-54页 |
| 4.2.3 实例硬件实现方案 | 第54-60页 |
| 4.3 硬件加速单元模块设计 | 第60-64页 |
| 4.3.1 配置模块 | 第60-61页 |
| 4.3.2 MEM模块描述 | 第61-62页 |
| 4.3.3 滑动控制过程 | 第62-64页 |
| 4.3.4 打包格式描述 | 第64页 |
| 4.4 实验与分析 | 第64-66页 |
| 4.5 本章小结 | 第66-68页 |
| 第五章 总结与展望 | 第68-70页 |
| 5.1 总结 | 第68页 |
| 5.2 展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第73-74页 |
