| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 背景介绍 | 第10-15页 |
| 1.1 超大规模集成电路的后端设计 | 第10-13页 |
| 1.2 当今物理设计的问题和挑战 | 第13-14页 |
| 1.2.1 遇到的难题 | 第13页 |
| 1.2.2 对工具的挑战 | 第13页 |
| 1.2.3 对工程师的挑战 | 第13-14页 |
| 1.3 时钟综合在物理设计中的重要性 | 第14-15页 |
| 第二章 综述 | 第15-25页 |
| 2.1 时钟综合中的基本概念 | 第15-18页 |
| 2.1.1 局部数据通路(local data path) | 第15-16页 |
| 2.1.2 时钟延迟(clock delay) | 第16页 |
| 2.1.3 时钟偏差(clock skew) | 第16-17页 |
| 2.1.4 时钟抖动(clock jitter) | 第17页 |
| 2.1.5 过渡时间(transition time) | 第17-18页 |
| 2.2 时钟网络的分类 | 第18-22页 |
| 2.2.1 H 树形结构 | 第18-19页 |
| 2.2.2 二叉树结构 | 第19-20页 |
| 2.2.3 网格型结构 | 第20-22页 |
| 2.3 低功耗时钟网络设计 | 第22-23页 |
| 2.4 网格型时钟分布的优缺点 | 第23-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 网格型时钟综合流程 | 第25-52页 |
| 3.1 前人的研究成果 | 第25-29页 |
| 3.1.1 仿真分析 | 第25-27页 |
| 3.1.2 综合优化 | 第27-29页 |
| 3.2 网格型时钟自动化综合框架 | 第29-32页 |
| 3.3 概念和标记 | 第32-33页 |
| 3.4 网格规划 | 第33-40页 |
| 3.4.1 寄存器时间特性的刻画 | 第33-39页 |
| 3.4.2 网格规划算法 | 第39-40页 |
| 3.5 树干和缓冲器放置 | 第40-45页 |
| 3.5.1 树干的摆放 | 第40-43页 |
| 3.5.2 缓冲器放置 | 第43-45页 |
| 3.6 局部时钟布线 | 第45-49页 |
| 3.6.1 信号布线跟时钟网络布线的区别 | 第45-47页 |
| 3.6.2 负载平衡时钟布线 | 第47-49页 |
| 3.7 约束验证 | 第49-52页 |
| 3.7.1 物理版图到电路网表的转化 | 第50-51页 |
| 3.7.2 仿真器验证 | 第51-52页 |
| 3.8 本章小结 | 第52页 |
| 第四章 网格型时钟的缓冲器优化 | 第52-57页 |
| 4.1 缓冲器优化 | 第52-55页 |
| 4.2 本章小结 | 第55-57页 |
| 第五章 实验结果 | 第57-66页 |
| 5.1 实验环境及参数设置 | 第57-60页 |
| 5.2 测试结果 | 第60-65页 |
| 5.3 本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 主要工作与创新点 | 第66页 |
| 6.2 后续研究工作 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 附录1 缓冲器SPICE 模型 | 第71-74页 |
| 附录2 程序输入配置文件 | 第74-75页 |
| 附录3 网格型时钟的SPICE 网表例子 | 第75-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士学位期间已发表或录用的论文 | 第78-81页 |
| 附件 | 第81页 |