FC节点机芯片中时间同步模块的设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16页 |
| 1.2 光纤通道发展及研究现状 | 第16-17页 |
| 1.3 主要工作与论文结构 | 第17-20页 |
| 1.3.1 研究目标 | 第17-18页 |
| 1.3.2 研究意义 | 第18页 |
| 1.3.3 论文结构 | 第18-20页 |
| 第二章 光纤通道及时间同步技术研究 | 第20-32页 |
| 2.1 光纤通道技术研究 | 第20-26页 |
| 2.1.1 光纤通道特点 | 第20页 |
| 2.1.2 光纤通道分层协议 | 第20-22页 |
| 2.1.3 光纤通道拓扑结构 | 第22-23页 |
| 2.1.4 光纤通道服务类型 | 第23-24页 |
| 2.1.5 光纤通道的数据结构 | 第24-26页 |
| 2.2 时间同步技术研究 | 第26-30页 |
| 2.2.1 以太网时间同步 | 第26-28页 |
| 2.2.2 光纤通道时间同步 | 第28-30页 |
| 2.3 本章小结 | 第30-32页 |
| 第三章 FC节点机芯片分析 | 第32-38页 |
| 3.1 芯片结构分析 | 第32-33页 |
| 3.2 数据流分析 | 第33-35页 |
| 3.3 多模式时间同步 | 第35-36页 |
| 3.4 本章小结 | 第36-38页 |
| 第四章 时间同步模块的设计实现 | 第38-58页 |
| 4.1 整体设计 | 第38-40页 |
| 4.1.1 顶层信号列表 | 第39-40页 |
| 4.1.2 子模块划分 | 第40页 |
| 4.2 FC时间同步收发模块设计 | 第40-45页 |
| 4.2.1 发送部分设计 | 第41-43页 |
| 4.2.2 接收部分设计 | 第43-45页 |
| 4.3 时间同步控制模块设计 | 第45-49页 |
| 4.3.1 同步周期定时器 | 第45-46页 |
| 4.3.2 本地计时器 | 第46-47页 |
| 4.3.3 同步跳跃检测 | 第47-48页 |
| 4.3.4 传输延迟补偿 | 第48-49页 |
| 4.4 板内同步收发模块设计 | 第49-53页 |
| 4.5 RTC读取FIFO设计 | 第53-55页 |
| 4.6 时钟及复位 | 第55-57页 |
| 4.7 本章小结 | 第57-58页 |
| 第五章 仿真与验证 | 第58-72页 |
| 5.1 验证方法 | 第58-59页 |
| 5.2 虚拟验证环境搭建 | 第59-62页 |
| 5.2.1 模块级验证平台 | 第59-60页 |
| 5.2.2 系统级验证平台 | 第60-62页 |
| 5.3 相关BFM的设计 | 第62-64页 |
| 5.3.1 主机模型设计 | 第62页 |
| 5.3.2 片上高速总线模型设计 | 第62-63页 |
| 5.3.3 光纤通道模型设计 | 第63页 |
| 5.3.4 板内时间同步模型设计 | 第63-64页 |
| 5.4 验证项策划 | 第64-69页 |
| 5.4.1 多模式下基本功能验证 | 第64-65页 |
| 5.4.2 同步故障场景验证 | 第65-66页 |
| 5.4.3 同步精度验证 | 第66页 |
| 5.4.4 仿真波形分析 | 第66-69页 |
| 5.5 FPGA原型验证及后仿真 | 第69-71页 |
| 5.6 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 总结 | 第72-73页 |
| 6.2 展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |
