| 第1章 引言 | 第1-17页 |
| ·集成电路的发展与性能优化 | 第9-11页 |
| ·物理设计与标准单元总体布线 | 第11-14页 |
| ·物理设计 | 第11-12页 |
| ·标准单元总体布线 | 第12-14页 |
| ·总体布线面临的挑战 | 第14-15页 |
| ·论文各部分的主要内容及成果 | 第15-17页 |
| 第2章 现有消除串扰的布线算法分析 | 第17-30页 |
| ·串扰的形成及对布线的影响 | 第17-18页 |
| ·串扰的形成 | 第17页 |
| ·串扰对布线的影响 | 第17-18页 |
| ·常用的串扰模型 | 第18-23页 |
| ·Sakurai串扰模型 | 第18-19页 |
| ·LSK串扰模型 | 第19-21页 |
| ·RLC噪声模型 | 第21-23页 |
| ·典型的消除串扰布线算法 | 第23-30页 |
| ·基于Sakurai模型的算法 | 第23-28页 |
| ·基于LSK模型的算法 | 第28-29页 |
| ·基于其他模型的算法 | 第29-30页 |
| 第3章 考虑消除耦合电感串扰的性能优化总体布线算法 | 第30-45页 |
| ·PO-GR的流程设计 | 第30-32页 |
| ·Gr模块的算法设计 | 第32-35页 |
| ·布线拥挤优化技术 | 第33-34页 |
| ·基于关键网络的时延优化技术 | 第34-35页 |
| ·CEE模块的具体策略 | 第35-41页 |
| ·串扰模型 | 第35页 |
| ·串扰约束的分配 | 第35-39页 |
| ·串扰消除 | 第39-40页 |
| ·局部优化 | 第40-41页 |
| ·PO-GR的实验结果 | 第41-42页 |
| ·讨论和总结 | 第42-45页 |
| 第4章 基于禁忌搜索技术的高效串扰消除算法 | 第45-63页 |
| ·禁忌搜索技术 | 第45-46页 |
| ·禁忌搜索技术的要素 | 第45-46页 |
| ·禁忌搜索技术的基本流程 | 第46页 |
| ·基于禁忌搜索技术消除串扰的总体布线算法T-PO-GR | 第46-62页 |
| ·T1-CEE算法描述 | 第47-56页 |
| ·第一步实验结果 | 第56-59页 |
| ·T2-CEE算法流程 | 第59页 |
| ·整体实验结果 | 第59-62页 |
| ·结论 | 第62-63页 |
| 第5章 考虑面积优化的消除串扰总体布线算法 | 第63-69页 |
| ·考虑面积优化的策略 | 第63-66页 |
| ·利用串扰信息指导总体布线 | 第63-64页 |
| ·布线算法总体流程的改进 | 第64-66页 |
| ·实验结果 | 第66-68页 |
| ·结论 | 第68-69页 |
| 第6章 结束语 | 第69-71页 |
| ·论文工作总结 | 第69-70页 |
| ·今后进一步的工作 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢、声明 | 第74-75页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第75-76页 |