基于电路级的低功耗关键技术研究
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 第一章绪论 | 第14-20页 |
| 1.1 低功耗技术研究背景 | 第14-16页 |
| 1.2 低功耗设计方法 | 第16-18页 |
| 1.3 论文的主要工作 | 第18-19页 |
| 1.4 论文的组织结构 | 第19-20页 |
| 第二章集成电路设计中的低功耗技术 | 第20-39页 |
| 2.1 CMOS 集成电路功耗组成 | 第20-26页 |
| 2.1.1 动态功耗 | 第21-25页 |
| 2.1.2 静态功耗 | 第25页 |
| 2.1.3 降低功耗的途径 | 第25-26页 |
| 2.2 低功耗优化技术概述 | 第26-38页 |
| 2.2.1 工艺级低功耗优化 | 第27-28页 |
| 2.2.2 版图级低功耗优化 | 第28-29页 |
| 2.2.3 电路级低功耗优化 | 第29页 |
| 2.2.4 RTL 级低功耗优化介绍 | 第29-36页 |
| 2.2.5 结构级低功耗优化 | 第36-37页 |
| 2.2.6 系统级低功耗优化 | 第37-38页 |
| 2.3 本章小结 | 第38-39页 |
| 第三章亚阈值电路的特性研究 | 第39-61页 |
| 3.1 亚阈值电路设计的意义 | 第39页 |
| 3.2 亚阈值电路的工作特性 | 第39-43页 |
| 3.2.1 衬底偏置电压 | 第42页 |
| 3.2.2 温度敏感性 | 第42-43页 |
| 3.3 SUB-COMS 逻辑 | 第43-51页 |
| 3.3.1 亚阈值反相器的直流分析说明 | 第44-45页 |
| 3.3.2 亚阈值反相器的瞬态分析说明 | 第45-48页 |
| 3.3.3 亚阈值反相器的功耗分析 | 第48-49页 |
| 3.3.4 温度对亚阈值电路的影响 | 第49-51页 |
| 3.4 SUB-VT-COMS 逻辑 | 第51-54页 |
| 3.4.1 传感器电路 | 第51-52页 |
| 3.4.2 SSB 电路 | 第52-54页 |
| 3.5 SUB-DTMOS 逻辑 | 第54-57页 |
| 3.6 三种亚阈值反相器性能对比 | 第57-60页 |
| 3.6.1 仿真环境 | 第57页 |
| 3.6.2 仿真结果分析 | 第57-60页 |
| 3.7 本章小结 | 第60-61页 |
| 第四章亚阈值加法器设计 | 第61-73页 |
| 4.1 亚阈值加法器提出的背景 | 第61页 |
| 4.2 全加器概论 | 第61-67页 |
| 4.2.1 全加器基本原理 | 第61-62页 |
| 4.2.2 全加器简介 | 第62-67页 |
| 4.3 亚阈值加法器设计 | 第67-69页 |
| 4.4 实验结果与分析 | 第69-72页 |
| 4.4.1 实验环境 | 第69页 |
| 4.4.2 实验数据对比分析 | 第69-72页 |
| 4.5 本章小结 | 第72-73页 |
| 第五章 基于PE 模块上的电路级低功耗技术实现 | 第73-91页 |
| 5.1 设计思想 | 第73-76页 |
| 5.1.1 降低PE 模块功耗的意义 | 第73页 |
| 5.1.2 PE 模块的电路结构 | 第73-74页 |
| 5.1.3 降低功耗方案的提出 | 第74-76页 |
| 5.2 基于PE 模块的电路级多电压技术 | 第76-85页 |
| 5.2.1 电路级多电压技术可行性分析 | 第76-77页 |
| 5.2.2 电路级多电压技术的实现 | 第77-81页 |
| 5.2.3 多电压技术的流程 | 第81-85页 |
| 5.3 基于PE 模块的电路级门控时钟设计 | 第85-88页 |
| 5.3.1 门控时钟的可行性分析 | 第85-86页 |
| 5.3.2 门控时钟技术的实现 | 第86-88页 |
| 5.3.3 门控时钟技术的流程 | 第88页 |
| 5.4 基于PE 模块的电路级低功耗技术仿真 | 第88-90页 |
| 5.4.1 仿真环境 | 第88页 |
| 5.4.2 仿真结果分析 | 第88-90页 |
| 5.5 本章小结 | 第90-91页 |
| 第六章 总结与展望 | 第91-93页 |
| 6.1 论文总结 | 第91页 |
| 6.2 展望 | 第91-93页 |
| 参考文献 | 第93-97页 |
| 附录 | 第97-100页 |
| 致谢 | 第100-101页 |
| 攻读硕士学位期间已发表或录用的论文 | 第101页 |
