系统级封装多层堆叠键合技术研究
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 目录 | 第8-9页 |
| 1. 绪论 | 第9-23页 |
| 1.1 三维系统级封装技术 | 第9-13页 |
| 1.2 三维封装关键技术-键合 | 第13-18页 |
| 1.3 Cu-Sn 低温键合 | 第18-19页 |
| 1.4 3D-TSV 多芯片堆叠技术 | 第19-21页 |
| 1.5 课题来源以及本文研究内容 | 第21-23页 |
| 2. Cu-Sn 低温键合技术 | 第23-32页 |
| 2.1 Cu-Sn 低温键合原理 | 第23-24页 |
| 2.2 Cu-Sn 低温键合工艺优化 | 第24-31页 |
| 2.3 本章小结 | 第31-32页 |
| 3. 多层堆叠键合试验研究 | 第32-44页 |
| 3.1 不含 TSV 芯片样品键合 | 第32-35页 |
| 3.1.1 不含 TSV 芯片样品制备 | 第32-34页 |
| 3.1.2 不含 TSV 芯片键合实验 | 第34-35页 |
| 3.2 含 TSV 芯片样品键合 | 第35-43页 |
| 3.2.1 样品制备 | 第35-38页 |
| 3.2.2 多层堆叠键合试验 | 第38-40页 |
| 3.2.3 堆叠样品测试 | 第40-43页 |
| 3.3 本章小结 | 第43-44页 |
| 4. 多芯片对准技术 | 第44-52页 |
| 4.1 技术原理 | 第44-45页 |
| 4.2 结构设计 | 第45-46页 |
| 4.3 实验验证 | 第46-49页 |
| 4.4 对准精度分析 | 第49-51页 |
| 4.5 本章小结 | 第51-52页 |
| 5. 总结与展望 | 第52-54页 |
| 5.1 全文总结 | 第52-53页 |
| 5.2 今后研究工作建议和展望 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-59页 |
| 附录 攻读硕士学位期间发表的论文及专利 | 第59页 |
