LCD控制器IP设计研究
| 摘要 | 第1-3页 |
| Abstruct | 第3-4页 |
| 目录 | 第4-7页 |
| 图目录 | 第7-9页 |
| 表目录 | 第9-10页 |
| 第一章 绪论 | 第10-19页 |
| ·问题的提出 | 第10-11页 |
| ·研究内容及目标 | 第11-18页 |
| ·典型的液晶显示系统结构 | 第11-13页 |
| ·总线的选择 | 第13-14页 |
| ·支持的显示屏类型 | 第14-16页 |
| ·同MCU的交互方式及中断机制 | 第16-17页 |
| ·设计目标 | 第17-18页 |
| ·问题与难点 | 第18-19页 |
| 第二章 结构设计及模块划分 | 第19-44页 |
| ·LCD控制器的工作原理 | 第19-20页 |
| ·顶层接口定义 | 第20-25页 |
| ·顶层接口框图 | 第20-21页 |
| ·顶层接口协议 | 第21-22页 |
| ·顶层接口信号 | 第22-25页 |
| ·配置寄存器定义 | 第25-32页 |
| ·VMBA寄存器 | 第26页 |
| ·SSIZE寄存器 | 第26-27页 |
| ·HTIME寄存器 | 第27-28页 |
| ·VTIME寄存器 | 第28页 |
| ·PALLETE寄存器堆 | 第28-29页 |
| ·STAT寄存器 | 第29-30页 |
| ·CTRL寄存器 | 第30-32页 |
| ·模块划分 | 第32-39页 |
| ·总线主模块模块 | 第33-34页 |
| ·总线从模块 | 第34-35页 |
| ·图像数据处理模块 | 第35-37页 |
| ·帧频调制子模块 | 第36-37页 |
| ·图像输出时钟模块 | 第37-39页 |
| ·数据格式 | 第39-44页 |
| ·输入数据(图象原始数据)格式 | 第39-40页 |
| ·中间数据(输出缓存)格式 | 第40-41页 |
| ·输出数据格式 | 第41-42页 |
| ·调色板数据格式 | 第42-44页 |
| 第三章 设计实现 | 第44-75页 |
| ·总线从模块 | 第44-48页 |
| ·模块接口 | 第44-46页 |
| ·设计实现 | 第46-48页 |
| ·总线接口有限状态机 | 第46-47页 |
| ·IP配置寄存器堆 | 第47页 |
| ·中断发生逻辑 | 第47-48页 |
| ·总线主模块 | 第48-54页 |
| ·模块接口 | 第49-51页 |
| ·设计实现 | 第51-54页 |
| ·总线接口有限状态机 | 第51-52页 |
| ·显存地址计算逻辑 | 第52-53页 |
| ·突发模式计数器 | 第53-54页 |
| ·原始数据缓存子模块 | 第54页 |
| ·图像数据处理模块 | 第54-62页 |
| ·模块接口 | 第55-57页 |
| ·设计实现 | 第57-62页 |
| ·数据处理有限状态机 | 第57-61页 |
| ·输入输出数据处理计数器逻辑 | 第61页 |
| ·调色板寄存器堆子模块 | 第61-62页 |
| ·帧频调制子模块 | 第62页 |
| ·图像输出时钟产生模块 | 第62-75页 |
| ·模块接口 | 第62-65页 |
| ·设计实现 | 第65-75页 |
| ·同步器组逻辑 | 第65页 |
| ·输出缓存子模块 | 第65-70页 |
| ·TFT型输出时钟产生子模块 | 第70-72页 |
| ·STN型输出时钟产生子模块 | 第72-74页 |
| ·输出选择逻辑 | 第74-75页 |
| 第四章 空间扩展帧频调制算法 | 第75-83页 |
| ·典型的帧频控制算法 | 第75-78页 |
| ·典型帧频控制算法原理 | 第75-77页 |
| ·典型帧频控制算法实现 | 第77页 |
| ·典型帧频控制算法问题 | 第77-78页 |
| ·空间扩展帧频控制算法原理 | 第78-80页 |
| ·空间扩展帧频控制算法实现 | 第80-81页 |
| ·空间扩展帧频控制算法测试 | 第81-83页 |
| ·测试图形 | 第81-82页 |
| ·测试结果 | 第82-83页 |
| 第五章 设计验证及FPGA测试 | 第83-90页 |
| ·时序及数据处理验证 | 第84-87页 |
| ·验证平台 | 第84-85页 |
| ·时序验证 | 第85-87页 |
| ·数据处理验证 | 第87页 |
| ·FPGA验证 | 第87-90页 |
| ·FPGA测试平台 | 第87-89页 |
| ·FPGA测试结果 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 致谢 | 第94页 |
