| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| Abstract | 第9页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题研究背景 | 第15-16页 |
| 1.2 UVM方法学和验证IP | 第16-17页 |
| 1.2.1 UVM方法学 | 第16页 |
| 1.2.2 验证IP | 第16-17页 |
| 1.3 研究意义和目的 | 第17-18页 |
| 1.3.1 研究意义 | 第17-18页 |
| 1.3.2 研究目的 | 第18页 |
| 1.4 论文结构 | 第18-19页 |
| 第二章 UVM验证方法学 | 第19-27页 |
| 2.1 UVM验证平台 | 第19-20页 |
| 2.2 UVM标准基础类 | 第20-21页 |
| 2.3 UVM机制 | 第21-25页 |
| 2.3.1 UVM phase机制 | 第21-23页 |
| 2.3.2 UVM factory机制 | 第23-24页 |
| 2.3.3 UVM field automation机制 | 第24-25页 |
| 2.3.4 UVM config_db机制 | 第25页 |
| 2.4 UVM中TLM通信 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 I~2C标准协议 | 第27-36页 |
| 3.1 I~2C标准协议 | 第27-29页 |
| 3.2 I~2C总线接口模型 | 第29-33页 |
| 3.2.1 I~2C Master模块 | 第29-31页 |
| 3.2.2 I~2C Slave模块 | 第31-32页 |
| 3.2.3 I~2C Monitor和Check模块 | 第32-33页 |
| 3.3 I~2C总线接口模型仿真验证 | 第33-34页 |
| 3.4 本章小结 | 第34-36页 |
| 第四章 UVM验证平台的构建 | 第36-57页 |
| 4.1 UVM验证平台的总体结构 | 第36-37页 |
| 4.2 UVM验证平台的组件设计 | 第37-49页 |
| 4.2.1 Driver组件 | 第37-39页 |
| 4.2.2 Sequencer组件 | 第39-41页 |
| 4.2.3 Monitor组件 | 第41-43页 |
| 4.2.4 Agent组件 | 第43-46页 |
| 4.2.5 Scoreboard组件 | 第46-47页 |
| 4.2.6 Environment组件 | 第47-49页 |
| 4.2.7 Test组件 | 第49页 |
| 4.3 UVM验证平台测试内容设计 | 第49-53页 |
| 4.3.1 Transaction设计 | 第49-51页 |
| 4.3.2 Sequence设计 | 第51-52页 |
| 4.3.3 测试用例设计 | 第52-53页 |
| 4.4 UVM验证平台覆盖率 | 第53-56页 |
| 4.4.1 覆盖率组件 | 第54页 |
| 4.4.2 覆盖点设计 | 第54-56页 |
| 4.5 本章小结 | 第56-57页 |
| 第五章 验证结果和分析 | 第57-66页 |
| 5.1 验证计划和目的 | 第57-58页 |
| 5.2 仿真过程及结果 | 第58-65页 |
| 5.2.1 基础功能测试 | 第58-60页 |
| 5.2.2 随机测试 | 第60-62页 |
| 5.2.3 错误测试 | 第62-63页 |
| 5.2.4 自定义附件测试 | 第63-65页 |
| 5.3 本章小结 | 第65-66页 |
| 第六章 总结和展望 | 第66-68页 |
| 6.1 全文总结 | 第66页 |
| 6.2 未来工作展望 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第70页 |