| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题背景与研究意义 | 第16-17页 |
| 1.2 占空比校准电路的发展和动态 | 第17-18页 |
| 1.3 论文的主要工作及结构安排 | 第18-20页 |
| 第二章 10位1GSPS折叠插值ADC对时钟信号的要求 | 第20-30页 |
| 2.1 高速ADC简介 | 第20页 |
| 2.2 ADC的性能指标 | 第20-23页 |
| 2.2.1 时钟占空比对ADC的影响 | 第22-23页 |
| 2.3 时钟抖动对ADC的影响 | 第23-30页 |
| 2.3.1 时钟抖动的定义 | 第23-25页 |
| 2.3.2 时钟抖动的分类 | 第25-26页 |
| 2.3.3 抖动对ADC的影响 | 第26-27页 |
| 2.3.4 高速ADC对时钟抖动的要求 | 第27-30页 |
| 第三章 占空比校准电路的研究 | 第30-46页 |
| 3.1 占空比校准电路的性能指标 | 第30页 |
| 3.2 占空比校准电路类型和本文采用类型 | 第30-37页 |
| 3.2.1 模拟DCC | 第30-35页 |
| 3.2.2 数字DCC | 第35-36页 |
| 3.2.3 混合式DCC | 第36-37页 |
| 3.2.4 本文DCC | 第37页 |
| 3.3 占空比校准电路的关键电路研究 | 第37-46页 |
| 3.3.1 检测级 | 第38-42页 |
| 3.3.2 调整级 | 第42-46页 |
| 第四章 时钟占空比校准电路的设计与仿真 | 第46-80页 |
| 4.1 10位1GSPS折叠插值ADC的时钟系统 | 第46-47页 |
| 4.2 时钟占空比校准电路的架构和原理 | 第47-50页 |
| 4.3 占空比检测电路设计 | 第50-59页 |
| 4.3.1 积分器RC常数的确定 | 第51页 |
| 4.3.2 积分器的检测灵敏度和传输函数 | 第51-53页 |
| 4.3.3 积分器中运算放大器的设计 | 第53-59页 |
| 4.4 占空比调整电路设计 | 第59-67页 |
| 4.4.1 调整级的压控灵敏度 | 第59-61页 |
| 4.4.2 OTA的设计 | 第61-67页 |
| 4.5 时钟缓冲器设计 | 第67-74页 |
| 4.5.1 时钟缓冲器的电路设计 | 第67-71页 |
| 4.5.2 时钟缓冲器的仿真 | 第71-74页 |
| 4.6 占空比校准电路的线性模型 | 第74-75页 |
| 4.7 整体电路仿真结果与分析 | 第75-80页 |
| 第五章 总结与展望 | 第80-82页 |
| 5.1 总结 | 第80页 |
| 5.2 展望 | 第80-82页 |
| 参考文献 | 第82-85页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第85页 |