基于JTAG标准的SoC调试研究与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·论文研究背景 | 第10-11页 |
| ·研究的目的意义 | 第11-12页 |
| ·论文主要工作 | 第12页 |
| ·论文组织结构 | 第12-14页 |
| 第2章 JTAG标准 | 第14-20页 |
| ·边界扫描技术 | 第14-16页 |
| ·边界扫描结构 | 第14-15页 |
| ·边界扫描在SoC调试中的应用 | 第15-16页 |
| ·JTAG基本结构 | 第16-19页 |
| ·JTAG寄存器 | 第16-18页 |
| ·JTAG指令 | 第18页 |
| ·JTAG的TAP控制器 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第3章 SoC调试技术 | 第20-24页 |
| ·软件仿真调试 | 第20-21页 |
| ·存储器监控调试 | 第21-22页 |
| ·硬件仿真调试 | 第22页 |
| ·SoC调试技术的发展趋势 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第4章 基于JTAG的多核SoC调试研究 | 第24-36页 |
| ·多核SoC调试分析 | 第24-25页 |
| ·基于JTAG的多核SoC调试 | 第25-28页 |
| ·T链互连调试 | 第25-26页 |
| ·多TAP控制器互连调试 | 第26-27页 |
| ·并行多TAP控制器互连调试 | 第27-28页 |
| ·优化的全兼容多核SoC调试 | 第28-35页 |
| ·全兼容多核调试要求 | 第29-30页 |
| ·优化的多核调试结构 | 第30-32页 |
| ·优化的多核调试模式 | 第32-33页 |
| ·Two-pass多核调试策略 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第5章 基于JTAG的SoC调试实现 | 第36-61页 |
| ·SoC调试系统的JTAG改进 | 第37-43页 |
| ·扩展寄存器 | 第37-39页 |
| ·扩展访问宏命令 | 第39-41页 |
| ·扩展调试指令 | 第41-42页 |
| ·扩展程序烧录指令 | 第42-43页 |
| ·SoC调试实现 | 第43-54页 |
| ·调试模式切换 | 第44页 |
| ·时钟与复位调试 | 第44-45页 |
| ·RAM与特殊寄存器访问 | 第45-48页 |
| ·CPU在线调试 | 第48-54页 |
| ·程序存储器在线编程 | 第54-60页 |
| ·程序存储器的擦写 | 第56-58页 |
| ·程序存储器的读取 | 第58-60页 |
| ·程序烧录数据的验证 | 第60页 |
| ·本章小结 | 第60-61页 |
| 第6章 SoC调试系统功能测试与性能分析 | 第61-68页 |
| ·SoC调试的硬件连接 | 第61-63页 |
| ·增强型并行端口 | 第61-62页 |
| ·JTAG驱动板 | 第62-63页 |
| ·SoC调试系统功能测试 | 第63-66页 |
| ·测试环境 | 第63页 |
| ·测试软件 | 第63-64页 |
| ·测试内容与方法 | 第64-65页 |
| ·测试结果 | 第65-66页 |
| ·SoC调试系统性能分析 | 第66-67页 |
| ·性能分析指标 | 第66页 |
| ·性能分析结论 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 结论 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第74-75页 |
| 致谢 | 第75页 |
