基于脉冲锁存器的关键路径优化
| 摘要 | 第9-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 课题研究背景 | 第13-14页 |
| 1.2 课题相关研究 | 第14-15页 |
| 1.3 本文主要工作 | 第15-16页 |
| 1.4 本文的组织结构 | 第16-17页 |
| 第二章 脉冲锁存器的研究 | 第17-39页 |
| 2.1 基本的寄存器的类型 | 第17-20页 |
| 2.1.1 锁存器 | 第17-18页 |
| 2.1.2 基本的触发器 | 第18-20页 |
| 2.2 基于CMOS的边沿触发器 | 第20-23页 |
| 2.2.1 传输门与三态门 | 第21-22页 |
| 2.2.2 CMOS边沿触发器 | 第22-23页 |
| 2.2.3 寄存器的时序参数 | 第23页 |
| 2.3 脉冲锁存器的设计 | 第23-31页 |
| 2.3.1 脉冲锁存器的原理 | 第24-25页 |
| 2.3.2 带扫描功能的脉冲锁存器的实现 | 第25-26页 |
| 2.3.3 脉冲锁存器的物理实现 | 第26-28页 |
| 2.3.4 时序库和物理库的提取 | 第28-29页 |
| 2.3.5 与标准单元库中单元的对比 | 第29-31页 |
| 2.4 多位宽脉冲锁存器的物理实现 | 第31-38页 |
| 2.4.1 多位宽脉冲锁存器的版图与验证 | 第31-36页 |
| 2.4.2 垂直结构的多位宽脉冲锁存器 | 第36-37页 |
| 2.4.3 脉冲锁存器组的输出延时分析 | 第37-38页 |
| 2.5 本章小节 | 第38-39页 |
| 第三章 一位宽脉冲锁存器在关键路径上的优化 | 第39-53页 |
| 3.1 静态时序分析 | 第39-43页 |
| 3.1.1 时序路径分类与时序分析 | 第39-42页 |
| 3.1.2 时序优化 | 第42页 |
| 3.1.3 造成时序违反的因素 | 第42-43页 |
| 3.2 一位宽脉冲锁存器优化关键路径的实施 | 第43-47页 |
| 3.2.1 实施方案 | 第43-45页 |
| 3.2.2 实施算法 | 第45-47页 |
| 3.3 实验结果对比分析 | 第47-51页 |
| 3.3.1 初始结果 | 第47-48页 |
| 3.3.2 布线后原地替换 | 第48-49页 |
| 3.3.3 cts阶段替换优化 | 第49页 |
| 3.3.4 place阶段替换优化 | 第49-51页 |
| 3.3.5 实验总结 | 第51页 |
| 3.4 本章小结 | 第51-53页 |
| 第四章 多位宽脉冲锁存器在关键路径上的优化 | 第53-71页 |
| 4.1 初步方案及存在的问题 | 第53-58页 |
| 4.1.1 寄存器的相对位移 | 第53-54页 |
| 4.1.2 时钟树 | 第54-55页 |
| 4.1.3 时钟偏差 | 第55-56页 |
| 4.1.4 串扰及修复 | 第56-58页 |
| 4.1.5 门控 | 第58页 |
| 4.2 多位宽脉冲锁存器优化关键路径的实施 | 第58-63页 |
| 4.2.1 实施方案 | 第58-60页 |
| 4.2.2 实施算法 | 第60-63页 |
| 4.3 实验结果及分析 | 第63-70页 |
| 4.4 本章总结 | 第70-71页 |
| 第五章 总结和展望 | 第71-73页 |
| 5.1 总结 | 第71页 |
| 5.2 展望 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 作者在学期间取得的学术成果 | 第78页 |
