| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第9-15页 |
| 1.1 集成电路测试技术发展历程 | 第9-10页 |
| 1.2 片上ADC/DAC模块测试技术研究现状 | 第10-12页 |
| 1.3 课题的项目背景 | 第12-13页 |
| 1.4 本文的主要工作内容 | 第13页 |
| 1.5 本章小结 | 第13-15页 |
| 2 DAC和ADC测试技术 | 第15-20页 |
| 2.1 DAC组成与原理 | 第15-16页 |
| 2.2 ADC组成与原理 | 第16-17页 |
| 2.3 ADC/DAC模块的性能参数 | 第17-19页 |
| 2.4 ADC/DAC测试方法 | 第19页 |
| 2.5 本章小结 | 第19-20页 |
| 3 测试系统的硬件实现 | 第20-29页 |
| 3.1 测试系统的硬件实现概览 | 第20-21页 |
| 3.2 待测器件与待测模块 | 第21页 |
| 3.3 测试回路的硬件实现 | 第21-25页 |
| 3.3.1 ADC测试回路 | 第21-23页 |
| 3.3.2 DAC测试回路 | 第23-25页 |
| 3.4 FPGA子板的硬件实现 | 第25-28页 |
| 3.4.1 FPGA子板上器件的配置与选型 | 第25-26页 |
| 3.4.2 FPGA器件在测试系统中的位置与功能 | 第26页 |
| 3.4.3 Altera Stratix Ⅳ FPGA器件和开发工具 | 第26-27页 |
| 3.4.4 基于FPGA器件的设计流程 | 第27-28页 |
| 3.5 本章小结 | 第28-29页 |
| 4 FPGA上的控制逻辑设计 | 第29-44页 |
| 4.1 FPGA顶层逻辑设计 | 第29-32页 |
| 4.1.1 FPGA顶层子模块设计 | 第29-31页 |
| 4.1.2 测试回路逻辑设计 | 第31页 |
| 4.1.3 ATE接口 | 第31-32页 |
| 4.2 系统的时钟结构设计 | 第32-33页 |
| 4.3 系统状态机控制逻辑设计 | 第33-35页 |
| 4.4 性能评估模块控制逻辑设计 | 第35-43页 |
| 4.4.1 性能评估模块顶层控制逻辑设计 | 第35-36页 |
| 4.4.2 握手协议逻辑设计 | 第36-38页 |
| 4.4.3 FFT模块的控制逻辑设计 | 第38-43页 |
| 4.5 本章小结 | 第43-44页 |
| 5 FPGA上的算法逻辑设计 | 第44-62页 |
| 5.1 信号发生器模块的算法逻辑设计 | 第44-49页 |
| 5.1.1 CORDIC算法的基本原理 | 第44-46页 |
| 5.1.2 基于CORDIC算法的正弦波发生器设计 | 第46-48页 |
| 5.1.3 阶梯波发生器 | 第48页 |
| 5.1.4 三角波发生器 | 第48-49页 |
| 5.2 动态性能评估模块的算法逻辑设计 | 第49-59页 |
| 5.2.1 测试通道参数配置 | 第50页 |
| 5.2.2 汉宁窗函数模块 | 第50-51页 |
| 5.2.3 乘法器模块 | 第51-52页 |
| 5.2.4 FFT模块 | 第52-53页 |
| 5.2.5 功率谱密度计算模块 | 第53-54页 |
| 5.2.6 功率计算模块 | 第54-58页 |
| 5.2.7 比值计算模块 | 第58-59页 |
| 5.2.8 平均值计算模块 | 第59页 |
| 5.3 仿真结果与分析 | 第59-61页 |
| 5.4 本章小结 | 第61-62页 |
| 结论 | 第62-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 附录 | 第70-71页 |