基于多扫描链的集成电路内建自测试方法研究

摘要	第1-6页
Abstract	第6-12页
第一章 绪论	第12-24页
·研究的背景和意义	第12-13页
·可测试性设计方法概术	第13-15页
·Ad-Hoc的可测试性设计方法	第13页
·结构化的可测试性设计方法	第13-15页
·SoC测试	第15-22页
·测试源和测试宿	第16-20页
·测试访问机制(TAM)	第20-21页
·测试外壳(wrapper)	第21-22页
·论文研究重点及结构安排	第22-24页
第二章 逻辑 BIST模式生成综述	第24-35页
·BIST测试分类	第24-27页
·测试模式生成	第27-35页
·穷举测试	第27页
·伪穷举测试	第27-28页
·伪随机测试	第28-31页
·加权测试	第31-32页
·存储与生成的测试方法	第32-35页
第三章 BIST相移器设计算法及优化	第35-40页
·相移器的作用	第35页
·相移器的理论推导及设计算法	第35-38页
·实验结果及分析	第38-40页
第四章 约束输入精简的 BIST方案	第40-52页
·经典的输入精简技术	第40-42页
·输入精简在扫描测试中的应用	第42-43页
·约束输入精简的方法	第43-45页
·双种子方法	第45-48页
·建议方案的完整综合过程	第48-49页
·实验结果	第49-52页
第五章 结束语	第52-54页
·论文工作总结	第52-53页
·进一步的研究方向	第53-54页
参考文献	第54-59页
攻读硕士学位期间发表的论文	第59页
申请的专利	第59页