8b/10b架构SerDes芯片的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 本课题的研究背景及研究意义 | 第10-11页 |
| 1.2 国内外的研究现状 | 第11-12页 |
| 1.3 本论文的主要工作 | 第12-14页 |
| 第二章 SerDes芯片技术 | 第14-25页 |
| 2.1 SerDes接口概述 | 第14-15页 |
| 2.2 SerDes芯片的常用架构 | 第15-18页 |
| 2.2.1 嵌入时钟架构 | 第15-16页 |
| 2.2.2 位交错架构 | 第16-17页 |
| 2.2.3 并行时钟架构 | 第17页 |
| 2.2.4 8b/10b架构 | 第17-18页 |
| 2.3 8b/10b SerDes的芯片结构 | 第18-24页 |
| 2.3.1 芯片结构分析 | 第18-19页 |
| 2.3.2 8b/10b编解码原理 | 第19-21页 |
| 2.3.3 LVDS收发电路 | 第21-22页 |
| 2.3.4 锁相环 | 第22-23页 |
| 2.3.5 时钟数据恢复 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 8b/10b编解码电路设计 | 第25-43页 |
| 3.1 8b/10b编码电路设计 | 第25-30页 |
| 3.1.1 8b/10b编码子模块 | 第26-28页 |
| 3.1.2 PRBS产生模块 | 第28-30页 |
| 3.2 8b/10b解码电路设计 | 第30-36页 |
| 3.2.1 8b/10b解码子模块 | 第30-32页 |
| 3.2.2 Comma检测模块 | 第32-35页 |
| 3.2.3 PRBS验证模块 | 第35-36页 |
| 3.3 8b/10b编解码电路联合验证 | 第36-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 LVDS收发电路的设计 | 第43-54页 |
| 4.1 LVDS收发电路概述 | 第43-44页 |
| 4.2 LVDS发送电路 | 第44-48页 |
| 4.2.1 电流模主体驱动电路 | 第44-45页 |
| 4.2.2 均衡电路 | 第45-47页 |
| 4.2.3 发送电路整体仿真 | 第47-48页 |
| 4.3 LVDS接收电路 | 第48-52页 |
| 4.3.1 高速采样接收电路 | 第48-50页 |
| 4.3.2 阻抗匹配电路 | 第50-52页 |
| 4.4 发送接收联合仿真 | 第52-53页 |
| 4.5 本章小结 | 第53-54页 |
| 第五章 全芯片的实现与仿真 | 第54-65页 |
| 5.1 全芯片的ESD保护电路 | 第54-57页 |
| 5.2 全芯片的版图实现 | 第57-60页 |
| 5.2.1 实现流程 | 第58-59页 |
| 5.2.2 实现结果 | 第59-60页 |
| 5.3 全芯片仿真 | 第60-64页 |
| 5.3.1 直接耦合条件下的仿真 | 第60-61页 |
| 5.3.2 封装和传输线模型仿真 | 第61-63页 |
| 5.3.3 加电容衰减接收信号下的仿真 | 第63-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 攻读硕士期间取得的研究成果 | 第69-70页 |
