| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 选题依据和研究意义 | 第10页 |
| 1.2 国内外研究现状及趋势 | 第10-14页 |
| 1.2.1 学术界研究现状 | 第10-13页 |
| 1.2.2 工业界研究现状 | 第13-14页 |
| 1.3 本文的主要工作 | 第14页 |
| 1.4 论文的结构安排 | 第14-15页 |
| 第二章 ADC概述 | 第15-25页 |
| 2.1 ADC简介 | 第15-16页 |
| 2.2 ADC设计趋势 | 第16-17页 |
| 2.3 ADC主要性能参数 | 第17-20页 |
| 2.3.1 ADC静态性能参数 | 第17-19页 |
| 2.3.2 ADC动态性能参数 | 第19-20页 |
| 2.4 几种常见ADC结构 | 第20-24页 |
| 2.4.1 Flash ADC | 第21-22页 |
| 2.4.2 SAR ADC | 第22页 |
| 2.4.3 Pipelined ADC | 第22-24页 |
| 2.4.4 Sigma-delta ADC | 第24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 流水线ADC的设计 | 第25-38页 |
| 3.1 流水线ADC的结构与工作原理 | 第25-26页 |
| 3.2 流水线ADC中的数字冗余 | 第26-28页 |
| 3.3 流水线ADC的电路结构 | 第28-32页 |
| 3.3.1 采样网络 | 第28-30页 |
| 3.3.2 Sub-ADC | 第30-31页 |
| 3.3.3 MDAC | 第31-32页 |
| 3.4 流水线ADC中的误差来源 | 第32-37页 |
| 3.4.1 比较器失调电压 | 第32-33页 |
| 3.4.2 MDAC增益误差 | 第33-34页 |
| 3.4.3 DAC非线性 | 第34-35页 |
| 3.4.4 余量放大器非线性 | 第35页 |
| 3.4.5 采样时钟抖动 | 第35-36页 |
| 3.4.6 热噪声 | 第36-37页 |
| 3.5 本章小结 | 第37-38页 |
| 第四章 流水线ADC的优化与数字校正 | 第38-49页 |
| 4.1 流水线ADC的设计优化 | 第38-41页 |
| 4.1.1 级间电容缩减设计 | 第38-39页 |
| 4.1.2 级间位数缩减设计 | 第39-40页 |
| 4.1.3 考虑热噪声的流水线ADC优化设计 | 第40-41页 |
| 4.2 流水线ADC的数字校正 | 第41-47页 |
| 4.2.1 数字校正的原理 | 第41-44页 |
| 4.2.2 流水线ADC前台校正算法 | 第44-46页 |
| 4.2.3 流水线ADC后台校正算法 | 第46-47页 |
| 4.3 本章小结 | 第47-49页 |
| 第五章 10-Bit 500MSps Pipelined ADC设计 | 第49-67页 |
| 5.1 分辨率分配 | 第49-51页 |
| 5.1.1 第一级分辨率的考量 | 第49-50页 |
| 5.1.2 后级分辨率的考量 | 第50-51页 |
| 5.2 电路设计 | 第51-66页 |
| 5.2.1 非交叠时钟产生电路 | 第51-53页 |
| 5.2.2 采样电路设计 | 第53-55页 |
| 5.2.3 输入网络匹配 | 第55页 |
| 5.2.4 比较器设计 | 第55-56页 |
| 5.2.5 MDAC设计 | 第56-58页 |
| 5.2.6 运放设计 | 第58-60页 |
| 5.2.7 前台校正算法 | 第60-61页 |
| 5.2.8 后台校正算法 | 第61-63页 |
| 5.2.9 ADC整体前仿 | 第63-64页 |
| 5.2.10 ADC后仿 | 第64-66页 |
| 5.3 本章小结 | 第66-67页 |
| 第六章 结论 | 第67-68页 |
| 6.1 全文总结 | 第67页 |
| 6.2 本文局限 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士学位期间取得的研究成果 | 第72-73页 |