| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 插图索引 | 第9-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-20页 |
| ·引言 | 第12-13页 |
| ·数字电路测试 | 第13页 |
| ·可测性设计概述与意义 | 第13-15页 |
| ·可测性设计概述 | 第13-14页 |
| ·可测性设计的意义 | 第14-15页 |
| ·内建自测试 | 第15-17页 |
| ·本文研究的意义和目的 | 第17-18页 |
| ·本文主要工作与组织结构 | 第18-20页 |
| 第2章 RTL测试综合技术简介 | 第20-34页 |
| ·引言 | 第20页 |
| ·RTL测试生成 | 第20-22页 |
| ·初始化状态已知的测试生成 | 第21页 |
| ·微处理器的符号式测试生成 | 第21-22页 |
| ·处理器的功能测试生成 | 第22页 |
| ·含功能故障模型的测试生成 | 第22页 |
| ·RTL故障仿真 | 第22-23页 |
| ·RTL的可测性设计 | 第23-28页 |
| ·基于控制/数据流提取的可测试性分析和优化 | 第23-24页 |
| ·基于常规表达式的可测性分析和优化 | 第24-25页 |
| ·高级扫描 | 第25-28页 |
| ·RTL的内建自测试 | 第28-29页 |
| ·算术BIST | 第28-29页 |
| ·微处理器的自测试程序 | 第29页 |
| ·非扫描BIST方案 | 第29-33页 |
| ·边界非扫描BIST方案 | 第30-31页 |
| ·邻接非扫描BIST方案 | 第31-32页 |
| ·一般非扫描BIST方案 | 第32-33页 |
| ·小结 | 第33-34页 |
| 第3章 RTL数据通路内部功能模块产生测试向量方法 | 第34-42页 |
| ·引言 | 第34页 |
| ·加法器产生测试向量 | 第34-36页 |
| ·加法器产生测试向量原理 | 第34-35页 |
| ·加法器产生测试向量的实现 | 第35-36页 |
| ·减法器产生测试向量 | 第36-37页 |
| ·乘法器产生测试向量 | 第37-39页 |
| ·沿用加法器类似结构的传统乘法器弊端 | 第37页 |
| ·改进后的乘法器结构 | 第37-39页 |
| ·RTL数据通路内部功能模块产生测试向量示例 | 第39-40页 |
| ·小结 | 第40-42页 |
| 第4章 可测性设计与调度算法 | 第42-52页 |
| ·引言 | 第42页 |
| ·预备知识 | 第42-44页 |
| ·控制路径等定义 | 第42-43页 |
| ·Thru功能定义 | 第43页 |
| ·剔除关键弧 | 第43-44页 |
| ·满足功耗限制的可测性设计 | 第44-45页 |
| ·测试综合与调度算法概述 | 第45-48页 |
| ·实验结果与分析 | 第48-51页 |
| ·实验结果 | 第48-51页 |
| ·实验结果分析 | 第51页 |
| ·结论 | 第51-52页 |
| 结论 | 第52-54页 |
| 参考文献 | 第54-58页 |
| 附录A 攻读工程硕士学位期间发表的论文和参加的科研项目 | 第58-59页 |
| 致谢 | 第59页 |