| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-13页 |
| 1.1 3D集成电路的发展 | 第8-10页 |
| 1.2 3D集成电路电压降研究现状 | 第10-12页 |
| 1.2.1 3D集成电路静态电压降预估方法 | 第10-11页 |
| 1.2.2 3D集成电路静态电压降的优化 | 第11-12页 |
| 1.3 本文的主要工作 | 第12-13页 |
| 2 电压降及3DIC等效电路模型 | 第13-29页 |
| 2.1 电压降的分析原理 | 第13-17页 |
| 2.1.1 电压降产生的原因 | 第13-15页 |
| 2.1.2 电压降带来的影响 | 第15-16页 |
| 2.1.3 静态电压降的约束条件和数值衡量 | 第16-17页 |
| 2.2 3D集成电路电源传输网络等效电路模型 | 第17-28页 |
| 2.2.1 集成电路P/G网络的基本拓扑结构 | 第17-19页 |
| 2.2.2 基于P/G网格结构的2D IC等效电路模型 | 第19-23页 |
| 2.2.3 考虑on-chip的3D IC等效电路模型及电导矩阵 | 第23-28页 |
| 2.2.4 考虑on-chip的3D IC电导矩阵的特征 | 第28页 |
| 2.3 本章小结 | 第28-29页 |
| 3 考虑on-chip的3D IC电源传输网络分析方法 | 第29-40页 |
| 3.1 迭代求解方法 | 第29-30页 |
| 3.2 迭代求解方法在3D IC电源传输网络中的实际应用 | 第30-35页 |
| 3.2.1 3D-IC格点法 | 第30-33页 |
| 3.2.2 3D-IC改进格点法 | 第33-35页 |
| 3.3 3D IC电源传输网络分析方法仿真结果 | 第35-39页 |
| 3.4 本章小结 | 第39-40页 |
| 4 3D集成电路静态电压降的优化 | 第40-48页 |
| 4.1 控制电源TSV数量的必要性 | 第40-41页 |
| 4.2 3D IC静态电压降的优化 | 第41-45页 |
| 4.2.1 优化电压降的TSV插入方案 | 第41-43页 |
| 4.2.2 优化静态电压降的仿真流程 | 第43-45页 |
| 4.3 仿真结果分析 | 第45-47页 |
| 4.4 本章小结 | 第47-48页 |
| 结论 | 第48-49页 |
| 参考文献 | 第49-52页 |
| 攻读硕士学位期间发表学术论文情况 | 第52-53页 |
| 致谢 | 第53-54页 |
