| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 缩略词 | 第12-13页 |
| 第一章 绪论 | 第13-21页 |
| 1.1 课题研究背景与意义 | 第13页 |
| 1.2 可重构硬件容错技术研究现状分析 | 第13-19页 |
| 1.3 本文的主要研究工作 | 第19-20页 |
| 1.4 本文的内容安排 | 第20-21页 |
| 第二章 容错可重构阵列设计 | 第21-40页 |
| 2.1 引言 | 第21页 |
| 2.2 容错可重构阵列总体结构 | 第21-22页 |
| 2.3 互连单元设计 | 第22-30页 |
| 2.3.1 片上网络特点与拓扑结构 | 第22-23页 |
| 2.3.2 片上网络路由器结构 | 第23-24页 |
| 2.3.3 输入控制模块 | 第24-25页 |
| 2.3.4 数据缓冲区模块 | 第25-26页 |
| 2.3.5 仲裁与路由模块 | 第26-28页 |
| 2.3.6 故障感知模块 | 第28页 |
| 2.3.7 交叉开关模块 | 第28-29页 |
| 2.3.8 输出端口模块 | 第29-30页 |
| 2.4 处理单元设计 | 第30-35页 |
| 2.4.1 网络接口 | 第31-32页 |
| 2.4.2 精简指令集处理器 | 第32-35页 |
| 2.5 细胞信息配置模块 | 第35页 |
| 2.6 可重构阵列数据通信协议及运算实现方法 | 第35-39页 |
| 2.6.1 传输层数据通信协议 | 第36-38页 |
| 2.6.2 细胞层数据运算实现方法 | 第38-39页 |
| 2.7 本章小结 | 第39-40页 |
| 第三章 可重构阵列容错方法 | 第40-60页 |
| 3.1 引言 | 第40页 |
| 3.2 可重构阵列故障模型 | 第40-41页 |
| 3.3 可重构阵列传输层瞬态故障容错方法 | 第41-44页 |
| 3.3.1 三模冗余容错方法 | 第41页 |
| 3.3.2 扩展海明码检错纠错原理 | 第41-43页 |
| 3.3.3 检错重传机制 | 第43-44页 |
| 3.4 可重构阵列传输层永久故障容错方法 | 第44-56页 |
| 3.4.1 片上网络自适应路由算法原理简介 | 第44-48页 |
| 3.4.2 数据链路分布式初始化自测试方法 | 第48-51页 |
| 3.4.3 邻近节点链路故障感知机制 | 第51-52页 |
| 3.4.4 数据连线永久故障内建自测试与自修复方法 | 第52-56页 |
| 3.5 可重构阵列细胞层永久故障容错方法 | 第56-58页 |
| 3.6 可重构阵列容错性能分析 | 第58-59页 |
| 3.7 本章小结 | 第59-60页 |
| 第四章 容错可重构阵列应用实例 | 第60-73页 |
| 4.1 音频FIR带通滤波器设计 | 第60-62页 |
| 4.2 FIR带通滤波器在可重构阵列上的映射与验证 | 第62-64页 |
| 4.3 可重构阵列容错功能验证 | 第64-71页 |
| 4.3.1 传输层单数据位瞬态故障容错仿真验证 | 第64-65页 |
| 4.3.2 传输层双数据连线永久故障容错仿真验证 | 第65-68页 |
| 4.3.3 传输层链路失效时的容错功能验证 | 第68-70页 |
| 4.3.4 细胞层单元失效时的容错功能验证 | 第70-71页 |
| 4.4 本章小结 | 第71-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 研究工作总结 | 第73页 |
| 5.2 后续研究展望 | 第73-75页 |
| 参考文献 | 第75-81页 |
| 致谢 | 第81-82页 |
| 在学期间的研究成果及发表的学术论文 | 第82页 |