基于32nm CMOS工艺的互连线串扰及延时的分析与优化
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 互连线问题的研究背景 | 第9-11页 |
| 1.2 本文的基本框架 | 第11-12页 |
| 第二章 互连线与互连建模 | 第12-30页 |
| 2.1 基本互连线 | 第12-20页 |
| 2.1.1 互连线技术的发展与趋势 | 第12-17页 |
| 2.1.1.1 铝互连技术 | 第12页 |
| 2.1.1.2 铜互连技术 | 第12-13页 |
| 2.1.1.3 新一代互连集成技术 | 第13-17页 |
| 2.1.1.3.1 3D 互连技术 | 第14-15页 |
| 2.1.1.3.2 光互连技术 | 第15-16页 |
| 2.1.1.3.3 碳纳米管互连技术 | 第16-17页 |
| 2.1.2 互连线分类 | 第17-20页 |
| 2.1.2.1 互连关键线网 | 第18页 |
| 2.1.2.2 信号线布线 | 第18-19页 |
| 2.1.2.3 时钟线布线 | 第19页 |
| 2.1.2.4 电源/地网络布线 | 第19-20页 |
| 2.2 互连线基本参数建模 | 第20-29页 |
| 2.2.1 互连电阻 R | 第20-23页 |
| 2.2.1.1 直流电阻的建模 | 第20-21页 |
| 2.2.1.2 交流电阻的建模 | 第21-23页 |
| 2.2.2 互连电容 C | 第23-26页 |
| 2.2.3 互连电感 L | 第26-29页 |
| 2.2.3.1 片上电感选择参考 | 第26-27页 |
| 2.2.3.2 互连电感建模 | 第27-29页 |
| 2.3 本章小结 | 第29-30页 |
| 第三章 互连线的串扰估计与优化 | 第30-53页 |
| 3.1 串扰机理 | 第30-35页 |
| 3.1.1 耦合源 | 第30-31页 |
| 3.1.2 串扰感应噪声 | 第31-33页 |
| 3.1.3 开关模式对互连串扰的影响 | 第33-35页 |
| 3.1.3.1 奇模 | 第33-35页 |
| 3.1.3.2 偶模 | 第35页 |
| 3.2 串扰噪声模型 | 第35-52页 |
| 3.2.1 Devgan 模型 | 第36-38页 |
| 3.2.2 Martin 模型 | 第38-40页 |
| 3.2.3 分布式 RLC 串扰模型 | 第40-43页 |
| 3.2.4 本文模型 | 第43-48页 |
| 3.2.5 仿真验证与比较 | 第48-52页 |
| 3.3 本章小结 | 第52-53页 |
| 第四章 互连延迟分析与优化 | 第53-63页 |
| 4.1 互连延时的估算 | 第53-59页 |
| 4.1.1 互连延时的定义 | 第53页 |
| 4.1.2 时延估计模型 | 第53-55页 |
| 4.1.3 改进的 Elmore 延时模型 | 第55-56页 |
| 4.1.4 等效 Elmore 延时模型 | 第56-59页 |
| 4.2 基于 RLC 耦合模型的尺寸优化 | 第59-62页 |
| 4.3 本章小结 | 第62-63页 |
| 第五章 互连串扰对延时的影响 | 第63-72页 |
| 5.1 容性串扰对延时的影响 | 第63-67页 |
| 5.2 感性串扰对延时的影响 | 第67-71页 |
| 5.3 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 发表论文和参加科研情况说明 | 第78-79页 |
| 致谢 | 第79页 |
