| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究工作的背景与意义 | 第10-11页 |
| 1.2 国内外研究历史与现状 | 第11-12页 |
| 1.3 本论文的结构安排 | 第12-14页 |
| 第二章 SerDes系统及其接收端关键技术概述 | 第14-23页 |
| 2.1 SerDes系统的结构 | 第14页 |
| 2.2 信号丢失检测电路简介 | 第14-15页 |
| 2.3 时钟数据恢复电路及常见结构 | 第15-20页 |
| 2.3.1 基于过采样的CDR | 第16-17页 |
| 2.3.2 基于模拟锁相环结构的CDR | 第17-18页 |
| 2.3.3 基于相位插值结构的CDR | 第18-20页 |
| 2.4 抖动和眼图 | 第20-21页 |
| 2.4.1 抖动及其分类 | 第20-21页 |
| 2.4.2 眼图 | 第21页 |
| 2.5 抖动容限的仿真验证 | 第21-22页 |
| 2.6 本章小结 | 第22-23页 |
| 第三章 信号丢失检测电路的设计 | 第23-30页 |
| 3.1 共模检测与信号发生模块的设计 | 第24-25页 |
| 3.2 幅值检测模块的设计 | 第25-27页 |
| 3.3 比较器电路的设计 | 第27-28页 |
| 3.4 信号丢失检测电路的仿真 | 第28-29页 |
| 3.5 本章小结 | 第29-30页 |
| 第四章 时钟数据恢复电路的设计 | 第30-56页 |
| 4.1 时钟数据恢复电路的总体结构设计 | 第30-32页 |
| 4.2 采样电路的设计 | 第32-37页 |
| 4.2.1 采样单元的设计 | 第32-35页 |
| 4.2.2 采样电路的仿真 | 第35-37页 |
| 4.3 相位检测电路的设计 | 第37-44页 |
| 4.3.1 鉴相器原理 | 第37-39页 |
| 4.3.2 相位检测电路的具体设计 | 第39-44页 |
| 4.4 插值控制电路的设计 | 第44-49页 |
| 4.5 相位插值电路的设计 | 第49-55页 |
| 4.5.1 相位区间选择电路的设计 | 第49-52页 |
| 4.5.2 插值电路的设计 | 第52-55页 |
| 4.6 本章小结 | 第55-56页 |
| 第五章 抖动容限的仿真验证 | 第56-64页 |
| 5.1 抖动容限的测试方法 | 第56-57页 |
| 5.2 抖动容限的仿真验证方法 | 第57-63页 |
| 5.2.1 叠加有抖动的测试数据的产生 | 第57-59页 |
| 5.2.2 输入抖动数据仿真 | 第59-60页 |
| 5.2.3 误码检测 | 第60-61页 |
| 5.2.4 抖动容限的验证流程 | 第61-63页 |
| 5.3 本章小结 | 第63-64页 |
| 第六章 版图后仿真及测试 | 第64-77页 |
| 6.1 SerDes芯片版图 | 第64-67页 |
| 6.2 LOS电路和CDR电路的后仿真 | 第67-70页 |
| 6.2.1 LOS电路的后仿 | 第67页 |
| 6.2.2 CDR电路的后仿 | 第67-70页 |
| 6.3 SerDes芯片测试 | 第70-76页 |
| 6.3.1 验证方案和验证平台 | 第70-72页 |
| 6.3.2 基于系统验证平台的SerDes芯片验证 | 第72-75页 |
| 6.3.3 通过示波器观测并行时钟和并行数据的波形 | 第75-76页 |
| 6.3.4 通过高速示波器观测串行数据眼图 | 第76页 |
| 6.4 本章小结 | 第76-77页 |
| 第七章 总结与展望 | 第77-79页 |
| 7.1 总结 | 第77-78页 |
| 7.2 展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 攻读硕士学位期间取得的成果 | 第82-83页 |