FT-Matrix DSP浮点算术部件的设计与实现
| 目录 | 第1-10页 |
| 摘要 | 第10-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-27页 |
| ·研究背景 | 第12-14页 |
| ·研究现状 | 第14-22页 |
| ·相关DSP研究现状 | 第14-17页 |
| ·浮点算术部件结构发展动态 | 第17-22页 |
| ·YHFT-Matrix DSP概述 | 第22-24页 |
| ·IEEE754-2008 浮点运算标准说明 | 第24-25页 |
| ·本文主要研究内容 | 第25-26页 |
| ·论文组织结构 | 第26-27页 |
| 第二章 高性能浮点算术部件的设计分析与研究 | 第27-42页 |
| ·LTE核心算法分析 | 第27-32页 |
| ·FFT/IFFT算法 | 第27-29页 |
| ·FIR数字滤波器算法 | 第29-30页 |
| ·信道估计算法 | 第30-31页 |
| ·MIMO均衡算法 | 第31-32页 |
| ·算法映射 | 第32-35页 |
| ·复数乘法运算 | 第32-33页 |
| ·蝶形运算 | 第33-34页 |
| ·FIR滤波算法 | 第34页 |
| ·矩阵乘法 | 第34-35页 |
| ·高性能浮点算术部件的体系结构设计 | 第35-38页 |
| ·浮点算术部件总体结构设计 | 第35-37页 |
| ·浮点算术部件结构设计 | 第37-38页 |
| ·浮点算术部件指令集 | 第38-40页 |
| ·浮点算术部件控制寄存器 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第三章 高性能浮点算术部件详细设计 | 第42-60页 |
| ·多功能全流水的高速浮点算术部件结构 | 第42-48页 |
| ·改进的单通路浮点加法算法 | 第42-45页 |
| ·长周期浮点指令的流水划分 | 第45-47页 |
| ·短周期指令模块的实现结构 | 第47-48页 |
| ·各种浮点指令之间的资源重用技术研究 | 第48-50页 |
| ·关键部件的实现 | 第50-57页 |
| ·浮点运算单元中三个加法器实现所采用的不同策略 | 第50-54页 |
| ·前导 0/1 判断逻辑的设计 | 第54-55页 |
| ·移位器的实现 | 第55-57页 |
| ·流水线低功耗设计研究 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第四章 浮点算术部件的验证 | 第60-70页 |
| ·验证的一般方法 | 第60-61页 |
| ·验证方案与验证环境 | 第61-62页 |
| ·验证方案 | 第61-62页 |
| ·验证环境 | 第62页 |
| ·浮点算术部件验证的实施 | 第62-68页 |
| ·功能点验证 | 第63-65页 |
| ·系统级验证 | 第65-67页 |
| ·覆盖率分析 | 第67-68页 |
| ·浮点算术部件的FPGA验证方法 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 浮点算术部件的综合和芯片测试 | 第70-79页 |
| ·逻辑综合的流程 | 第71页 |
| ·逻辑综合优化的策略 | 第71-74页 |
| ·代码的风格 | 第72页 |
| ·模块划分 | 第72-73页 |
| ·综合策略选择 | 第73-74页 |
| ·设计约束定义 | 第74页 |
| ·充分发挥逻辑综合工具的潜能 | 第74页 |
| ·综合的运行和综合后验证 | 第74-75页 |
| ·浮点算术部件综合结果 | 第75-76页 |
| ·浮点算术部件的芯片测试 | 第76-78页 |
| ·本章小结 | 第78-79页 |
| 第六章 结束语 | 第79-81页 |
| ·论文工作总结 | 第79-80页 |
| ·未来研究展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 作者在学期间取得的学术成果 | 第86页 |
