3.125Gbps串行RapidIO接收器的设计
| 摘要 | 第1-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-15页 |
| ·课题研究背景 | 第12-13页 |
| ·国内外相关研究 | 第13页 |
| ·本文主要工作以及成果 | 第13-14页 |
| ·本文的结构 | 第14-15页 |
| 第二章 RapidIO 互连物理层规范 | 第15-27页 |
| ·RapidIO 互连技术 | 第17-19页 |
| ·串行物理层 | 第19-25页 |
| ·PCS 层 | 第21-23页 |
| ·PMA 层 | 第23页 |
| ·电气接口 | 第23-25页 |
| ·接收器的电气和时序规范 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 接收器总体设计 | 第27-38页 |
| ·主要设计参数的确定 | 第28-29页 |
| ·时钟数据恢复电路原理及结构选取 | 第29-35页 |
| ·锁相环型 | 第30-31页 |
| ·过采样型 | 第31-32页 |
| ·全速时钟型 | 第32页 |
| ·半速时钟型 | 第32-33页 |
| ·多相位时钟型 | 第33-35页 |
| ·串并转换原理及结构选取 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 电路与版图设计 | 第38-71页 |
| ·接收器整体结构 | 第38-40页 |
| ·串并转换模块设计 | 第40-44页 |
| ·时钟数据恢复模块设计 | 第44-63页 |
| ·鉴频鉴相器的设计 | 第44-49页 |
| ·电荷泵的设计 | 第49-55页 |
| ·环路滤波器的设计 | 第55-57页 |
| ·压控振荡器的设计 | 第57-63页 |
| ·接收器版图设计 | 第63-70页 |
| ·匹配 | 第63-65页 |
| ·噪声 | 第65-66页 |
| ·电容 | 第66-68页 |
| ·接收器整体版图 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第五章 模拟结果与分析 | 第71-83页 |
| ·CDR 核心模块的模拟验证 | 第71-75页 |
| ·鉴频鉴相器的模拟验证 | 第71-73页 |
| ·电荷泵的模拟验证 | 第73-74页 |
| ·压控振荡器的模拟验证 | 第74-75页 |
| ·接收器系统电路级模拟验证 | 第75-79页 |
| ·接收器系统版图级模拟验证 | 第79-82页 |
| ·本章小结 | 第82-83页 |
| 第六章 结束语 | 第83-85页 |
| ·工作总结 | 第83页 |
| ·未来工作 | 第83-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-88页 |
| 作者在学期间取得的学术成果 | 第88页 |
