基于PXIe总线的高速串行背板设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题背景 | 第10-11页 |
| ·关键技术及发展趋势 | 第11-12页 |
| ·课题设计技术指标 | 第12页 |
| ·本文内容及章节安排 | 第12-14页 |
| 第二章 高速电路信号完整性 | 第14-30页 |
| ·传输线理论 | 第14-18页 |
| ·传输线物理模型 | 第14-15页 |
| ·传输线特性阻抗 | 第15-16页 |
| ·常见的 PCB 传输线 | 第16-18页 |
| ·高速电路理论 | 第18-21页 |
| ·高速电路的定义 | 第18-19页 |
| ·高速电路的设计方法 | 第19-21页 |
| ·常见的信号完整性问题 | 第21-28页 |
| ·串扰 | 第22-23页 |
| ·反射 | 第23-25页 |
| ·传输线损耗 | 第25-26页 |
| ·过孔寄生效应 | 第26-28页 |
| ·仿真平台概述 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 PXIe 背板设计 | 第30-51页 |
| ·背板协议 | 第30-35页 |
| ·PXI Express 总线简介 | 第30-31页 |
| ·PXI Express 总线硬件规范 | 第31-33页 |
| ·PXI Express 时钟 | 第33-35页 |
| ·插槽设计 | 第35-41页 |
| ·系统插槽设计 | 第35-38页 |
| ·混合插槽设计 | 第38-40页 |
| ·高速连接器 | 第40-41页 |
| ·触发设计 | 第41-42页 |
| ·电源设计 | 第42-43页 |
| ·叠层设计 | 第43-46页 |
| ·经典叠层设计 | 第43-45页 |
| ·背板 PCB 叠层 | 第45-46页 |
| ·布线设计 | 第46-49页 |
| ·阻抗控制 | 第47-48页 |
| ·背板 PCB 布线 | 第48-49页 |
| ·过孔设计 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第四章 PXIe 背板仿真分析 | 第51-78页 |
| ·谐振仿真分析 | 第51-55页 |
| ·走线转角仿真分析 | 第55-58页 |
| ·损耗仿真分析 | 第58-62页 |
| ·介质损耗仿真 | 第58-60页 |
| ·趋肤效应仿真 | 第60-62页 |
| ·过孔仿真分析 | 第62-69页 |
| ·串扰仿真分析 | 第69-73页 |
| ·背板通道仿真分析 | 第73-77页 |
| ·本章小结 | 第77-78页 |
| 第五章 PXIe 背板功能验证 | 第78-84页 |
| ·验证方案 | 第78-79页 |
| ·通信测试 | 第79-82页 |
| ·疲劳测试 | 第82-84页 |
| 第六章 总结 | 第84-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-89页 |
