可寻址的成品率分析芯片验证流程研究
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 图表目录 | 第9-11页 |
| 1 绪论 | 第11-18页 |
| ·引言 | 第11-12页 |
| ·IC设计面临的新挑战 | 第12-13页 |
| ·集成电路设计和制造流程 | 第13-16页 |
| ·流程概述 | 第13-14页 |
| ·设计环节 | 第14-15页 |
| ·制造环节 | 第15-16页 |
| ·本文主要工作 | 第16-18页 |
| 2 形式验证及其工具 | 第18-33页 |
| ·概念 | 第18-20页 |
| ·模拟验证与形式验证 | 第18-19页 |
| ·等价性检验 | 第19页 |
| ·性质检验 | 第19-20页 |
| ·等价性检验-BDD实现 | 第20-23页 |
| ·等价性检验-SAT实现 | 第23-29页 |
| ·消解算法 | 第24-25页 |
| ·基于搜索的算法 | 第25-28页 |
| ·蕴含图算法 | 第28-29页 |
| ·性质检验 | 第29-31页 |
| ·LTL逻辑 | 第29-30页 |
| ·CTL*逻辑 | 第30页 |
| ·CTL逻辑 | 第30-31页 |
| ·形式验证工具Conformal LEC | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 3 可寻址测试芯片及其设计流程 | 第33-42页 |
| ·工作原理 | 第33-34页 |
| ·设计流程 | 第34-37页 |
| ·传统测试芯片的设计流程 | 第34-35页 |
| ·可寻址测试芯片设计流程 | 第35-37页 |
| ·测试单元模块 | 第37-39页 |
| ·逻辑模块 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 4 芯片验证 | 第42-54页 |
| ·概述 | 第42-46页 |
| ·验证难点 | 第42-43页 |
| ·LVS研究情况 | 第43-44页 |
| ·管级电路的等价检验 | 第44-45页 |
| ·芯片验证流程 | 第45-46页 |
| ·测试单元处理 | 第46-49页 |
| ·用于测试芯片的LVS方法 | 第49-51页 |
| ·版图后仿 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 5 实验结果分析 | 第54-63页 |
| ·LVS验证优势分析 | 第55-56页 |
| ·版图后仿结果及其分析 | 第56-58页 |
| ·芯片测试结果及其分析 | 第58-61页 |
| ·测试完备性分析 | 第61-63页 |
| 6 结束语 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 作者简介 | 第69页 |
