5Gbps高速CML发送器的设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题研究背景及意义 | 第12-13页 |
| ·国内外研究现状 | 第13-15页 |
| ·论文主要工作 | 第15-16页 |
| ·论文结构 | 第16-18页 |
| 第二章 高速接口电路技术分析 | 第18-26页 |
| ·I/O 接口概述 | 第18-19页 |
| ·I/O 接口实现技术 | 第19-23页 |
| ·并行传输和串行传输 | 第19-20页 |
| ·单端信号和差分信号 | 第20-21页 |
| ·电压模式和电流模式 | 第21-23页 |
| ·低压差分传输技术 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 CML 发送器设计考虑 | 第26-40页 |
| ·高速信号的完整性 | 第26-32页 |
| ·高速信号完整性问题 | 第28-31页 |
| ·高速信号完整性的评估方法 | 第31-32页 |
| ·传输线行为和建模 | 第32-35页 |
| ·传输线行为分析 | 第33-34页 |
| ·传输线建模 | 第34-35页 |
| ·数模混合电路设计 | 第35-38页 |
| ·数模混合电路设计流程 | 第36-37页 |
| ·数模混合电路设计关键 | 第37-38页 |
| ·本章小结 | 第38-40页 |
| 第四章 CML 发送器电路设计实现 | 第40-62页 |
| ·串行发送器模块 | 第41-47页 |
| ·总体结构 | 第41-43页 |
| ·总体电路 | 第43-44页 |
| ·移位寄存器电路 | 第44-45页 |
| ·并串转换电路 | 第45页 |
| ·串行发送器电路仿真结果 | 第45-47页 |
| ·单端转差分模块 | 第47-52页 |
| ·传统的单端转差分电路 | 第47-48页 |
| ·带时钟控制的单端转差分电路 | 第48-50页 |
| ·单端转差分电路仿真结果 | 第50-52页 |
| ·电平转换模块 | 第52-53页 |
| ·均衡模块 | 第53-58页 |
| ·发送端均衡：电流模预加重技术 | 第54-56页 |
| ·电流模预加重电路 | 第56-58页 |
| ·整体电路仿真结果 | 第58-60页 |
| ·本章小结 | 第60-62页 |
| 第五章 发送器的版图实现 | 第62-74页 |
| ·版图设计规则与方法 | 第62-66页 |
| ·版图设计规则 | 第63-65页 |
| ·版图设计方法 | 第65-66页 |
| ·数模混合版图设计 | 第66-70页 |
| ·版图设计注意问题 | 第67-69页 |
| ·数模混合版图设计技巧 | 第69-70页 |
| ·CML 发送器版图规划与实现 | 第70-72页 |
| ·本章小结 | 第72-74页 |
| 第六章 结束语 | 第74-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 作者在学期间取得的学术成果 | 第82页 |
