摘要 | 第1-10页 |
ABSTRACT | 第10-11页 |
第一章 绪论 | 第11-16页 |
·课题研究的背景及意义 | 第11-13页 |
·课题研究的背景 | 第11-12页 |
·课题研究的意义 | 第12-13页 |
·课题研究的相关现状 | 第13-14页 |
·课题研究的主要内容 | 第14-15页 |
·文章的组织结构 | 第15-16页 |
第二章 集成电路测试概述 | 第16-26页 |
·集成电路测试 | 第16-19页 |
·集成电路测试的基本概念 | 第16-18页 |
·集成电路测试原理 | 第18-19页 |
·集成电路测试成本 | 第19页 |
·可测试性技术 | 第19-23页 |
·扫描设计技术 | 第20-21页 |
·边界扫描设计技术 | 第21-23页 |
·内建自测试技术 | 第23页 |
·可调试性技术 | 第23-25页 |
·本章小结 | 第25-26页 |
第三章 数字模块测试结构的总体设计 | 第26-36页 |
·数字模块GHz 级测试的难点 | 第26-28页 |
·数字模块GHz 级测试的设计方案 | 第28-30页 |
·数字模块级测试的类似方案比较 | 第30-31页 |
·测试逻辑的具体结构设计 | 第31-33页 |
·测试逻辑实现的设计流程 | 第33-35页 |
·测试逻辑前端设计流程 | 第33-34页 |
·测试逻辑后端实现流程 | 第34-35页 |
·本章小结 | 第35-36页 |
第四章 基于JTAG 口的测试逻辑设计与验证 | 第36-55页 |
·JTAG 的基本原理 | 第36-37页 |
·数字模块的JTAG 结构 | 第37-39页 |
·数字模块JTAG 的逻辑设计 | 第39-48页 |
·TAP 控制器的设计 | 第39-41页 |
·指令寄存器的设计 | 第41-45页 |
·数字模块扫描链的设计 | 第45-47页 |
·PLL 配置寄存链设计 | 第47-48页 |
·基于JTAG 的测试逻辑代码实现和验证 | 第48-54页 |
·测试逻辑的实现 | 第49-51页 |
·测试逻辑的验证结果 | 第51-54页 |
·本章小结 | 第54-55页 |
第五章 测试时钟设计与验证 | 第55-69页 |
·可变频高频时钟产生器 | 第55-58页 |
·X 型PLL 锁相环 | 第55-56页 |
·降频电路设计 | 第56-57页 |
·测试结构性能测试方案 | 第57-58页 |
·时钟切换控制器 | 第58-66页 |
·使能产生电路的设计 | 第58-59页 |
·跨时钟域同步电路设计 | 第59-61页 |
·边沿检测电路的设计 | 第61-62页 |
·门控时钟电路技术 | 第62-63页 |
·n 拍高频时钟产生电路设计 | 第63-64页 |
·扫描慢速时钟产生电路设计 | 第64-65页 |
·高低频切换电路设计 | 第65-66页 |
·模拟验证结果 | 第66-68页 |
·高频时钟产生器的模拟结果 | 第66-67页 |
·使能产生电路的模拟结果 | 第67页 |
·n 拍高频时钟电路模拟结果 | 第67页 |
·扫描慢速时钟产生电路模拟结果 | 第67-68页 |
·高低频切换电路模拟结果 | 第68页 |
·本章小结 | 第68-69页 |
第六章 CAM 模块的测试实现 | 第69-85页 |
·全定制CAM 简介 | 第69-70页 |
·CAM 模块测试设计 | 第70-76页 |
·CAM 模块测试结构 | 第70-71页 |
·测试时钟和CAM 内核时钟设计 | 第71-73页 |
·CAM 输入扫描链 | 第73-74页 |
·CAM 输出扫描链 | 第74-76页 |
·CAM 测试结构的实现与仿真 | 第76-79页 |
·CAM 模块测试结构的代码仿真 | 第76-77页 |
·CAM 模块测试结构的综合结果 | 第77-78页 |
·CAM 模块测试结构的门级网表和功能代码的形式化验证 | 第78-79页 |
·CAM 测试芯片的物理实现 | 第79-84页 |
·CAM 测试芯片的布局布线(Place&Route) | 第79-82页 |
·寄生参数的提取 | 第82页 |
·静态时序分析(STA) | 第82-83页 |
·物理验证DRC、ERC 和LVS | 第83页 |
·CAM 芯片物理实现结果分析 | 第83-84页 |
·本章小结 | 第84-85页 |
第七章 结束语 | 第85-87页 |
·课题工作总结 | 第85-86页 |
·未来工作展望 | 第86-87页 |
致谢 | 第87-88页 |
参考文献 | 第88-91页 |
攻读硕士期间发表的论文 | 第91页 |