首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--测试和检验论文

GHz级数字模块的测试结构设计与实现

摘要第1-10页
ABSTRACT第10-11页
第一章 绪论第11-16页
   ·课题研究的背景及意义第11-13页
     ·课题研究的背景第11-12页
     ·课题研究的意义第12-13页
   ·课题研究的相关现状第13-14页
   ·课题研究的主要内容第14-15页
   ·文章的组织结构第15-16页
第二章 集成电路测试概述第16-26页
   ·集成电路测试第16-19页
     ·集成电路测试的基本概念第16-18页
     ·集成电路测试原理第18-19页
     ·集成电路测试成本第19页
   ·可测试性技术第19-23页
     ·扫描设计技术第20-21页
     ·边界扫描设计技术第21-23页
     ·内建自测试技术第23页
   ·可调试性技术第23-25页
   ·本章小结第25-26页
第三章 数字模块测试结构的总体设计第26-36页
   ·数字模块GHz 级测试的难点第26-28页
   ·数字模块GHz 级测试的设计方案第28-30页
   ·数字模块级测试的类似方案比较第30-31页
   ·测试逻辑的具体结构设计第31-33页
   ·测试逻辑实现的设计流程第33-35页
     ·测试逻辑前端设计流程第33-34页
     ·测试逻辑后端实现流程第34-35页
   ·本章小结第35-36页
第四章 基于JTAG 口的测试逻辑设计与验证第36-55页
   ·JTAG 的基本原理第36-37页
   ·数字模块的JTAG 结构第37-39页
   ·数字模块JTAG 的逻辑设计第39-48页
     ·TAP 控制器的设计第39-41页
     ·指令寄存器的设计第41-45页
     ·数字模块扫描链的设计第45-47页
     ·PLL 配置寄存链设计第47-48页
   ·基于JTAG 的测试逻辑代码实现和验证第48-54页
     ·测试逻辑的实现第49-51页
     ·测试逻辑的验证结果第51-54页
   ·本章小结第54-55页
第五章 测试时钟设计与验证第55-69页
   ·可变频高频时钟产生器第55-58页
     ·X 型PLL 锁相环第55-56页
     ·降频电路设计第56-57页
     ·测试结构性能测试方案第57-58页
   ·时钟切换控制器第58-66页
     ·使能产生电路的设计第58-59页
     ·跨时钟域同步电路设计第59-61页
     ·边沿检测电路的设计第61-62页
     ·门控时钟电路技术第62-63页
     ·n 拍高频时钟产生电路设计第63-64页
     ·扫描慢速时钟产生电路设计第64-65页
     ·高低频切换电路设计第65-66页
   ·模拟验证结果第66-68页
     ·高频时钟产生器的模拟结果第66-67页
     ·使能产生电路的模拟结果第67页
     ·n 拍高频时钟电路模拟结果第67页
     ·扫描慢速时钟产生电路模拟结果第67-68页
     ·高低频切换电路模拟结果第68页
   ·本章小结第68-69页
第六章 CAM 模块的测试实现第69-85页
   ·全定制CAM 简介第69-70页
   ·CAM 模块测试设计第70-76页
     ·CAM 模块测试结构第70-71页
     ·测试时钟和CAM 内核时钟设计第71-73页
     ·CAM 输入扫描链第73-74页
     ·CAM 输出扫描链第74-76页
   ·CAM 测试结构的实现与仿真第76-79页
     ·CAM 模块测试结构的代码仿真第76-77页
     ·CAM 模块测试结构的综合结果第77-78页
     ·CAM 模块测试结构的门级网表和功能代码的形式化验证第78-79页
   ·CAM 测试芯片的物理实现第79-84页
     ·CAM 测试芯片的布局布线(Place&Route)第79-82页
     ·寄生参数的提取第82页
     ·静态时序分析(STA)第82-83页
     ·物理验证DRC、ERC 和LVS第83页
     ·CAM 芯片物理实现结果分析第83-84页
   ·本章小结第84-85页
第七章 结束语第85-87页
   ·课题工作总结第85-86页
   ·未来工作展望第86-87页
致谢第87-88页
参考文献第88-91页
攻读硕士期间发表的论文第91页

论文共91页,点击 下载论文
上一篇:高性能抗辐射压控振荡器设计与实现
下一篇:5Gbps高速CML发送器的设计与实现