SoC芯片的低功耗物理设计研究
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题背景 | 第12-13页 |
| ·SOC低功耗研究现状 | 第13-14页 |
| ·SOC芯片低功耗设计流程及设计要点 | 第14-16页 |
| ·论文结构 | 第16-18页 |
| 第二章 低功耗设计概论 | 第18-30页 |
| ·功耗概述 | 第18-20页 |
| ·静态功耗 | 第18页 |
| ·动态功耗 | 第18-20页 |
| ·存储器功耗 | 第20页 |
| ·功耗对系统的影响 | 第20-21页 |
| ·低功耗设计方法 | 第21-29页 |
| ·版图级低功耗技术 | 第22-23页 |
| ·门控时钟技术 | 第23-26页 |
| ·时钟网络低功耗设计 | 第26-29页 |
| ·小结 | 第29-30页 |
| 第三章 布局规划和门控时钟的实现 | 第30-40页 |
| ·布局规划 | 第30-36页 |
| ·芯片面积的确定 | 第30-31页 |
| ·IO Pad的放置规划 | 第31-33页 |
| ·IP硬核的放置规划 | 第33-34页 |
| ·电源网络设计 | 第34-36页 |
| ·门控时钟的实现 | 第36-39页 |
| ·芯片门控时钟的插入 | 第36-38页 |
| ·模块的门控功耗 | 第38-39页 |
| ·小结 | 第39-40页 |
| 第四章 时钟网络设计 | 第40-54页 |
| ·时钟网络设计的相关概念 | 第40-42页 |
| ·SOC芯片时钟网络设计 | 第42-53页 |
| ·MLTAS设计 | 第42-46页 |
| ·低功耗时钟树综合设计 | 第46-53页 |
| ·MLTAS设计和LPCTS设计的结果比较 | 第53页 |
| ·小结 | 第53-54页 |
| 第五章 功耗分析 | 第54-62页 |
| ·静态功耗分析 | 第54-55页 |
| ·动态功耗分析 | 第55-56页 |
| ·电压降分析和电子迁移分析 | 第56页 |
| ·SOC芯片的功耗分析 | 第56-61页 |
| ·小结 | 第61-62页 |
| 第六章 结束语 | 第62-64页 |
| ·本文主要工作 | 第62页 |
| ·后续工作与展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-70页 |
| 作者在学期间取得的学术成果 | 第70页 |
