| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 引言 | 第13-23页 |
| 1.1 粒子物理实验中的电子学及其发展 | 第13-16页 |
| 1.1.1 粒子物理实验简介 | 第13-14页 |
| 1.1.2 粒子物理实验中电子学的特点 | 第14-15页 |
| 1.1.3 粒子物理实验中电子学的发展趋势 | 第15-16页 |
| 1.2 粒子物理实验中波形数字化技术的应用与发展 | 第16-19页 |
| 1.2.1 基于高速ADC的波形数字化技术的应用与发展 | 第16-18页 |
| 1.2.2 基于SCA的波形数字化技术的应用与发展 | 第18-19页 |
| 1.3 论文研究内容 | 第19-20页 |
| 参考文献 | 第20-23页 |
| 第二章 基于SCA的波形数字化技术调研 | 第23-43页 |
| 2.1 SCA ASIC工作原理 | 第23-25页 |
| 2.2 典型SCA ASIC芯片介绍 | 第25-38页 |
| 2.2.1 ATWD | 第26-28页 |
| 2.2.2 SAM | 第28-30页 |
| 2.2.3 DRS4 | 第30-32页 |
| 2.2.4 PSEC4 | 第32-34页 |
| 2.2.5 SAMPIC | 第34-36页 |
| 2.2.6 几种典型SCA芯片的性能比较 | 第36-37页 |
| 2.2.7 SCA芯片的发展趋势 | 第37-38页 |
| 2.3 SCA芯片在高精度时间测量领域的应用探索 | 第38-40页 |
| 2.4 本章小结 | 第40页 |
| 参考文献 | 第40-43页 |
| 第三章 基于SCA的波形数字化ASIC方案设计 | 第43-57页 |
| 3.1 设计需求分析 | 第43-47页 |
| 3.1.1 指标参数分析 | 第43-46页 |
| 3.1.2 技术实现难点 | 第46-47页 |
| 3.2 芯片方案设计 | 第47-54页 |
| 3.2.1 高模拟带宽的实现方案 | 第47-49页 |
| 3.2.2 高精度实现方案 | 第49-51页 |
| 3.2.2.1 采样电路精度的提升 | 第49页 |
| 3.2.2.2 采样窗口的优化 | 第49-50页 |
| 3.2.2.3 单元读出耦合电路考虑 | 第50页 |
| 3.2.2.4 量化电路精度考虑 | 第50-51页 |
| 3.2.3 高速采样实现方案 | 第51-52页 |
| 3.2.4 片内量化和读出实现方案 | 第52-54页 |
| 3.2.5 ASIC整体结构 | 第54页 |
| 3.3 本章小结 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 第四章 基于SCA的波形数字化原型ASIC电路设计 | 第57-111页 |
| 4.1 采样保持模块设计 | 第57-71页 |
| 4.1.1 采样电路的速度 | 第57-59页 |
| 4.1.2 采样电路的精度 | 第59-62页 |
| 4.1.2.1 KT/C噪声 | 第59-60页 |
| 4.1.2.2 电荷注入效应 | 第60-61页 |
| 4.1.2.3 时钟馈通效应 | 第61页 |
| 4.1.2.4 谐波失真 | 第61-62页 |
| 4.1.3 带宽分析 | 第62-64页 |
| 4.1.4 开关电容电路设计 | 第64-71页 |
| 4.1.4.1 单端输入结构 | 第64-68页 |
| 4.1.4.2 差分输入结构 | 第68-71页 |
| 4.2 单元读出耦合模块设计 | 第71-74页 |
| 4.2.1 采用buffer的设计 | 第71-74页 |
| 4.2.2 去除buffer的设计 | 第74页 |
| 4.3 量化模块设计 | 第74-84页 |
| 4.3.1 比较器 | 第75-78页 |
| 4.3.2 ramp产生电路 | 第78-80页 |
| 4.3.3 格雷码计数器 | 第80-82页 |
| 4.3.4 ADC时钟产生电路 | 第82-84页 |
| 4.4 采样时钟产生模块设计 | 第84-97页 |
| 4.4.1 DLL电路实现 | 第84-95页 |
| 4.4.1.1 延时单元 | 第84-86页 |
| 4.4.1.2 鉴相器 | 第86-89页 |
| 4.4.1.3 电荷泵 | 第89-92页 |
| 4.4.1.4 环路滤波器 | 第92-93页 |
| 4.4.1.5 启动电路 | 第93-95页 |
| 4.4.2 采样时钟整形电路 | 第95-97页 |
| 4.5 数据读出模块设计 | 第97-102页 |
| 4.5.1 采样停止位置编码 | 第98-100页 |
| 4.5.2 读出控制电路 | 第100-102页 |
| 4.6 芯片整体电路设计 | 第102-105页 |
| 4.7 芯片版图设计和封装 | 第105-108页 |
| 4.7.1 芯片版图设计 | 第105-107页 |
| 4.7.2 芯片封装 | 第107-108页 |
| 4.8 本章小结 | 第108-109页 |
| 参考文献 | 第109-111页 |
| 第五章 波形数字化ASIC性能评估与分析 | 第111-135页 |
| 5.1 测试系统设计 | 第111-113页 |
| 5.2 测试结果及分析 | 第113-120页 |
| 5.2.1 芯片工作情况 | 第113-114页 |
| 5.2.2 静态性能测试 | 第114-116页 |
| 5.2.3 动态性能测试 | 第116-119页 |
| 5.2.3.1 正弦波和PMT信号测试 | 第116-117页 |
| 5.2.3.2 交流频率响应 | 第117-119页 |
| 5.2.4 快脉冲测试 | 第119-120页 |
| 5.3 基于波形采样的高精度时间测量 | 第120-132页 |
| 5.3.1 采样间隔修正算法研究 | 第120-127页 |
| 5.3.1.1 “正弦波过零”法 | 第120-122页 |
| 5.3.1.2 全局时间修正法 | 第122-123页 |
| 5.3.1.3 基于超定线性方程组的修正算法 | 第123-126页 |
| 5.3.1.4 正弦波周期测试 | 第126-127页 |
| 5.3.2 基于波形采样的定时研究 | 第127-132页 |
| 5.3.2.1 几种定时方法的比较 | 第127-128页 |
| 5.3.2.2 脉冲间隔测试 | 第128-132页 |
| 5.4 本章小结 | 第132页 |
| 参考文献 | 第132-135页 |
| 第六章 总结与展望 | 第135-137页 |
| 6.1 总结 | 第135页 |
| 6.2 展望 | 第135-137页 |
| 附录 超定方程组的最小二乘解 | 第137-139页 |
| 致谢 | 第139-141页 |
| 在读期间发表的学术论文与取得的其他研究成果 | 第141页 |
