摘要 | 第5-6页 |
ABSTRACT | 第6页 |
第一章 绪论 | 第10-14页 |
1.1 课题背景以及研究意义 | 第10-11页 |
1.2 国内外研究现状 | 第11-12页 |
1.3 本文的主要内容以及组织结构 | 第12-14页 |
第二章 SERDES接口架构及其测试技术 | 第14-30页 |
2.1 SERDES接口技术概述 | 第14-16页 |
2.2 基于 8b/10b架构的SERDES芯片典型结构 | 第16-25页 |
2.2.1 SERDES接口常用架构 | 第16-19页 |
2.2.2 8b/10b编码原理概述 | 第19-21页 |
2.2.3 8b/10b架构下的SERDES结构 | 第21-25页 |
2.2.3.1 PLL模块 | 第22-23页 |
2.2.3.2 CDR模块 | 第23-24页 |
2.2.3.3 发送接收模块 | 第24页 |
2.2.3.4 8b/10b编解码模块 | 第24-25页 |
2.3 DFT技术 | 第25页 |
2.4 误码率 | 第25-27页 |
2.4.1 误码率的定义 | 第26页 |
2.4.2 SERDES接口芯片中误码的产生 | 第26-27页 |
2.5 抖动 | 第27-29页 |
2.5.1 时钟抖动的定义 | 第27-28页 |
2.5.2 时钟抖动的参量 | 第28页 |
2.5.3 时钟抖动的来源 | 第28-29页 |
2.6 本章小结 | 第29-30页 |
第三章 SERDES接口芯片的可测性设计研究 | 第30-40页 |
3.1 SERDES芯片中的DFT技术 | 第30-31页 |
3.2 SERDES芯片中的BIST技术研究 | 第31-33页 |
3.2.1 BIST电路的基本结构 | 第31页 |
3.2.2 BIST中的测试策略研究 | 第31-32页 |
3.2.3 测试矢量的选取 | 第32-33页 |
3.3 SERDES芯片中BIST电路的具体设计 | 第33-39页 |
3.3.1 SERDES芯片中的BIST结构 | 第33页 |
3.3.2 PRBS生成电路设计 | 第33-38页 |
3.3.2.1 LFSR的结构与功能分析 | 第33-35页 |
3.3.2.2 利用LFSR生成PRBS | 第35-36页 |
3.3.2.3 电路结构与功能仿真 | 第36-38页 |
3.3.3 PRBS验证电路设计 | 第38-39页 |
3.4 本章小结 | 第39-40页 |
第四章 SERDES接口芯片的验证 | 第40-65页 |
4.1 SERDES接口芯片的验证方案研究 | 第40-43页 |
4.1.1 验证的分类 | 第40页 |
4.1.2 数模混合芯片的仿真策略研究 | 第40-42页 |
4.1.3 SERDES芯片的具体验证方案 | 第42-43页 |
4.2 数字电路部分的验证 | 第43-53页 |
4.2.1 覆盖率的分析验证 | 第43-48页 |
4.2.2 各工艺角下的仿真 | 第48-53页 |
4.3 模拟电路部分的验证 | 第53-60页 |
4.3.1 PLL部分的验证 | 第53-56页 |
4.3.2 CDR部分的验证 | 第56-58页 |
4.3.3 发送接收部分的验证 | 第58-60页 |
4.4 SERDES芯片的物理版图验证 | 第60-63页 |
4.4.1 版图设计规则检查 | 第60-62页 |
4.4.2 版图与原理图一致性检查 | 第62-63页 |
4.4.3 后仿参数提取 | 第63页 |
4.5 SERDES全芯片后仿真 | 第63-64页 |
4.6 本章小结 | 第64-65页 |
第五章 SERDES接口芯片的测试 | 第65-83页 |
5.1 SERDES芯片的测试方案设计 | 第65-66页 |
5.2 SERDES芯片硬件测试平台的搭建 | 第66-72页 |
5.2.1 硬件测试平台的部件选择 | 第66-68页 |
5.2.2 PCB原理图设计 | 第68-72页 |
5.3 SERDES芯片各工作模式下的功能测试 | 第72-76页 |
5.3.1 功能测试方法 | 第72-74页 |
5.3.2 内环模式测试 | 第74-75页 |
5.3.3 外环模式测试 | 第75-76页 |
5.3.4 PRBS模式测试 | 第76页 |
5.4 SERDES芯片的误码率估测 | 第76-81页 |
5.5 抖动的测试 | 第81-82页 |
5.6 本章小结 | 第82-83页 |
第六章 总结与展望 | 第83-84页 |
致谢 | 第84-85页 |
参考文献 | 第85-87页 |
攻读硕士学位期间取得的成果 | 第87-88页 |