| 摘要 | 第1-7页 |
| Abstract | 第7-9页 |
| 目录 | 第9-12页 |
| 第一章 绪论 | 第12-24页 |
| ·研究的背景和意义 | 第12-16页 |
| ·国外研究现状 | 第16-21页 |
| ·测试资源划分技术的研究现状 | 第16-18页 |
| ·低功耗测试技术的研究现状 | 第18-20页 |
| ·测试访问机制(TAM)及ATE的研究现状 | 第20-21页 |
| ·国内研究现状 | 第21-22页 |
| ·本文的主要工作及结构安排 | 第22-24页 |
| 第二章 改进VIHC编码的SOC测试数据压缩研究 | 第24-50页 |
| ·概述 | 第24-25页 |
| ·变长编码的基本理论 | 第25-30页 |
| ·VIHC编码分析 | 第30-35页 |
| ·HSC编码压缩方案 | 第35-42页 |
| ·HSC编码 | 第35-37页 |
| ·压缩实现 | 第37-42页 |
| ·解码器的设计 | 第42-45页 |
| ·实验结果 | 第45-49页 |
| ·本章小结 | 第49-50页 |
| 第三章 二维SOC测试数据压缩方法的研究 | 第50-64页 |
| ·概述 | 第50-51页 |
| ·LFSR的基本原理 | 第51-53页 |
| ·二维SOC测试数据压缩／解压方案 | 第53-55页 |
| ·Reseeding优化及Golomb码参数m的确定 | 第55-59页 |
| ·Reseeding优化 | 第55-56页 |
| ·Golomb码参数m的确定 | 第56-59页 |
| ·解码器的设计 | 第59-61页 |
| ·实验结果 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 第四章 降低SOC扫描测试功耗的SHC编码压缩方法 | 第64-87页 |
| ·概述 | 第64-65页 |
| ·扫描矢量的功耗估计及WTM模型 | 第65-68页 |
| ·SHC编码压缩／解压方案 | 第68-80页 |
| ·无关位映射准则 | 第68-69页 |
| ·SHC编码 | 第69-74页 |
| ·SHC解码器的设计 | 第74-77页 |
| ·测试应用时间(TAT)分析 | 第77-80页 |
| ·实验结果 | 第80-85页 |
| ·本章小结 | 第85-87页 |
| 第五章 SOC测试访问机制及JTAG主控制器的设计 | 第87-101页 |
| ·概述 | 第87-88页 |
| ·SOC测试访问机制(TAM) | 第88-92页 |
| ·JTAG主控制器设计 | 第92-98页 |
| ·四路JTAG主控芯核的结构 | 第93-94页 |
| ·FSM单元及功能仿真 | 第94-98页 |
| ·实验验证 | 第98-100页 |
| ·本章小结 | 第100-101页 |
| 第六章 结束语 | 第101-104页 |
| ·全文总结 | 第101-103页 |
| ·进一步的工作 | 第103-104页 |
| 参考文献 | 第104-116页 |
| 致谢 | 第116-117页 |
| 个人简历、攻读博士学位期间完成的论文及科研情况 | 第117-118页 |
