| 致谢 | 第5-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 引言 | 第11-14页 |
| 1.1 论文背景 | 第11-12页 |
| 1.2 论文的主要研究工作 | 第12页 |
| 1.3 论文组织结构 | 第12-14页 |
| 2 验证技术概述 | 第14-21页 |
| 2.1 模拟验证技术概述 | 第15-18页 |
| 2.1.1 激励生成 | 第16页 |
| 2.1.2 覆盖率评估 | 第16-18页 |
| 2.2 形式验证技术概述 | 第18页 |
| 2.3 当前验证技术的局限性 | 第18-19页 |
| 2.4 新出现的验证技术 | 第19-21页 |
| 3 3D芯片概述 | 第21-29页 |
| 3.1 功能模块概述 | 第22-26页 |
| 3.1.1 Cortex-M3处理器概述 | 第22-24页 |
| 3.1.2 总线接口概述 | 第24-25页 |
| 3.1.3 其他功能模块概述 | 第25-26页 |
| 3.2 类ARM指令集介绍 | 第26-29页 |
| 3.2.1 指令集的发展 | 第26-27页 |
| 3.2.2 Thumb-2指令集概述 | 第27-29页 |
| 4 实验开发工具与环境 | 第29-34页 |
| 4.1 ISE介绍 | 第29-30页 |
| 4.2 Modelsim介绍 | 第30页 |
| 4.3 Keil MDK介绍 | 第30页 |
| 4.4 FPGA开发板概述 | 第30-32页 |
| 4.4.1 Kintex-7 FPGA KC705概述 | 第30-32页 |
| 4.4.2 模式配置 | 第32页 |
| 4.5 迪文显示屏 | 第32-34页 |
| 5 芯片模块验证 | 第34-50页 |
| 5.1 逻辑算数单元验证 | 第35-36页 |
| 5.2 NVIC模块验证 | 第36-43页 |
| 5.2.1 定时器SysTick验证 | 第37-38页 |
| 5.2.2 外部中断验证 | 第38-40页 |
| 5.2.3 中断使能除能验证 | 第40-41页 |
| 5.2.4 中断悬挂解悬验证 | 第41-42页 |
| 5.2.5 中断优先级验证 | 第42-43页 |
| 5.3 SPI模块验证 | 第43-44页 |
| 5.3.1 SPI I/O模式 | 第43-44页 |
| 5.3.2 SPI Flash模式 | 第44页 |
| 5.4 UART模块验证 | 第44-49页 |
| 5.4.1 UART发送数据 | 第46页 |
| 5.4.2 UART接收数据 | 第46-49页 |
| 5.5 小结 | 第49-50页 |
| 6 芯片整体性验证 | 第50-56页 |
| 6.1 Dhrystone程序验证 | 第50-51页 |
| 6.2 计算器程序验证 | 第51-53页 |
| 6.3 演示系统验证 | 第53-55页 |
| 6.4 小结 | 第55-56页 |
| 7 指令覆盖率分析 | 第56-60页 |
| 7.1 验证激励覆盖率评估 | 第56-57页 |
| 7.2 验证未覆盖到的指令 | 第57-58页 |
| 7.3 小结 | 第58-60页 |
| 8 结论 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 作者简历 | 第64-66页 |
| 学位论文数据集 | 第66页 |