数字太敏信号处理SoC验证及物理设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-18页 |
| 1.1 课题背景及研究意义 | 第8-10页 |
| 1.2 数字太阳敏感器发展现状 | 第10-16页 |
| 1.2.1 数字太阳敏感器结构 | 第10-11页 |
| 1.2.2 国内外研究现状 | 第11-15页 |
| 1.2.3 发展趋势分析 | 第15-16页 |
| 1.3 论文主要研究内容及结构安排 | 第16-18页 |
| 第2章 数字太敏信号处理SoC架构分析 | 第18-29页 |
| 2.1 数字太敏信号处理SoC基本结构 | 第18-21页 |
| 2.1.1 数字太阳敏感器的工作原理 | 第18-19页 |
| 2.1.2 数字太敏信号处理SoC基本结构 | 第19-21页 |
| 2.2 太阳质心算法的硬件结构 | 第21-26页 |
| 2.3 太阳质心算法的软件功能 | 第26-28页 |
| 2.3.1 确定目标光斑 | 第26-27页 |
| 2.3.2 计算光斑质心 | 第27-28页 |
| 2.3.3 质心坐标修正及太阳入射角计算 | 第28页 |
| 2.4 本章小结 | 第28-29页 |
| 第3章 数字太敏信号处理SoC验证 | 第29-41页 |
| 3.1 软硬件协同仿真 | 第29-35页 |
| 3.1.1 仿真平台搭建 | 第29-30页 |
| 3.1.2 软硬件协同仿真结果 | 第30-35页 |
| 3.2 FPGA验证 | 第35-40页 |
| 3.2.1 FPGA验证平台搭建 | 第35-36页 |
| 3.2.2 FPGA验证 | 第36-40页 |
| 3.3 本章小结 | 第40-41页 |
| 第4章 数字太敏信号处理SoC物理设计 | 第41-61页 |
| 4.1 版图设计流程 | 第41页 |
| 4.2 布图规划和布局 | 第41-48页 |
| 4.2.1 芯片整体规划 | 第42-44页 |
| 4.2.2 电源规划 | 第44-46页 |
| 4.2.3 芯片布局 | 第46-48页 |
| 4.3 时钟树综合 | 第48-51页 |
| 4.4 时序分析和信号完整性分析 | 第51-55页 |
| 4.4.1 时序分析 | 第51-53页 |
| 4.4.2 信号完整性分析 | 第53-55页 |
| 4.5 纳米布线和DFY | 第55-59页 |
| 4.5.1 纳米布线 | 第55-56页 |
| 4.5.2 DFY | 第56-59页 |
| 4.6 物理验证 | 第59页 |
| 4.6.1 DRC | 第59页 |
| 4.6.2 LVS | 第59页 |
| 4.7 本章小结 | 第59-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第65-67页 |
| 致谢 | 第67页 |
