1 绪论 | 第1-14页 |
1.1 SOI技术的发展过程 | 第9-11页 |
1.2 SOI技术相对于体硅的优越性 | 第11-13页 |
1.3 本论文的主要任务及指标 | 第13-14页 |
2 SOI材料及器件的若干物理问题 | 第14-32页 |
2.1 SOI材料的制备 | 第14-17页 |
2.2 SOI器件的若干物理问题 | 第17-24页 |
2.2.1 阈值电压 | 第19-20页 |
2.2.2 亚阈值斜率 | 第20-21页 |
2.2.3 浮体效应 | 第21-23页 |
2.2.4 短沟道效应 | 第23-24页 |
2.3 SOI CMOS工艺特点 | 第24-29页 |
2.3.1 隔离技术 | 第25-26页 |
2.3.2 杂质分布 | 第26-29页 |
2.4 SOI技术的应用 | 第29-32页 |
3 SOI MOSFET器件的模拟 | 第32-40页 |
3.1 BSIM3SOI模型 | 第32-33页 |
3.2 参数的提取 | 第33-34页 |
3.3 模拟结果与分析 | 第34-40页 |
4 SOI CMOS电脉冲时间间隔测定电路的设计 | 第40-50页 |
4.1 电路设计 | 第40-46页 |
4.1.1 延迟电路单元(delay circuit) | 第42-43页 |
4.1.2 选通控制器(ctrl strobe) | 第43-44页 |
4.1.3 多路选择器(MUX) | 第44-46页 |
4.2 版图设计 | 第46-50页 |
4.2.1 布局布线设计 | 第46-48页 |
4.2.2 版图检查 | 第48-50页 |
5 抗辐射优化设计 | 第50-59页 |
5.1 辐射环境 | 第50-51页 |
5.2 辐射引起的各种效应 | 第51-54页 |
5.2.1 单粒子效应 | 第51-53页 |
5.2.2 电离总剂量效应 | 第53-54页 |
5.3 抗辐射设计 | 第54-59页 |
5.3.1 工艺技术加固 | 第54-56页 |
5.3.2 抗辐射版图优化设计 | 第56-59页 |
6 芯片试制与测试结果分析 | 第59-65页 |
6.1 制造工艺流程 | 第59-62页 |
6.2 芯片测试及结果分析 | 第62-65页 |
6.2.1 器件特性测试结果 | 第62-63页 |
6.2.2 电路功能测试结果 | 第63页 |
6.2.3 电路的抗辐射性能测试 | 第63-65页 |
结束语 | 第65-66页 |
致谢 | 第66-67页 |
参考文献 | 第67-71页 |
附录 | 第71页 |