首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--半导体集成电路(固体电路)论文--场效应型论文

一种高抗辐射SOI CMOS电脉冲时间间隔测定电路的研究

1 绪论第1-14页
 1.1 SOI技术的发展过程第9-11页
 1.2 SOI技术相对于体硅的优越性第11-13页
 1.3 本论文的主要任务及指标第13-14页
2 SOI材料及器件的若干物理问题第14-32页
 2.1 SOI材料的制备第14-17页
 2.2 SOI器件的若干物理问题第17-24页
  2.2.1 阈值电压第19-20页
  2.2.2 亚阈值斜率第20-21页
  2.2.3 浮体效应第21-23页
  2.2.4 短沟道效应第23-24页
 2.3 SOI CMOS工艺特点第24-29页
  2.3.1 隔离技术第25-26页
  2.3.2 杂质分布第26-29页
 2.4 SOI技术的应用第29-32页
3 SOI MOSFET器件的模拟第32-40页
 3.1 BSIM3SOI模型第32-33页
 3.2 参数的提取第33-34页
 3.3 模拟结果与分析第34-40页
4 SOI CMOS电脉冲时间间隔测定电路的设计第40-50页
 4.1 电路设计第40-46页
  4.1.1 延迟电路单元(delay circuit)第42-43页
  4.1.2 选通控制器(ctrl strobe)第43-44页
  4.1.3 多路选择器(MUX)第44-46页
 4.2 版图设计第46-50页
  4.2.1 布局布线设计第46-48页
  4.2.2 版图检查第48-50页
5 抗辐射优化设计第50-59页
 5.1 辐射环境第50-51页
 5.2 辐射引起的各种效应第51-54页
  5.2.1 单粒子效应第51-53页
  5.2.2 电离总剂量效应第53-54页
 5.3 抗辐射设计第54-59页
  5.3.1 工艺技术加固第54-56页
  5.3.2 抗辐射版图优化设计第56-59页
6 芯片试制与测试结果分析第59-65页
 6.1 制造工艺流程第59-62页
 6.2 芯片测试及结果分析第62-65页
  6.2.1 器件特性测试结果第62-63页
  6.2.2 电路功能测试结果第63页
  6.2.3 电路的抗辐射性能测试第63-65页
结束语第65-66页
致谢第66-67页
参考文献第67-71页
附录第71页

论文共71页,点击 下载论文
上一篇:基于Linux的数据转发平台的研究与应用
下一篇:计算机硬件电路可测试性设计与自动测试的实现